特許
J-GLOBAL ID：200903032790047022
テストパターン生成方式
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-323624
公開番号（公開出願番号）：特開平9-145800
出願日： 1995年11月17日
公開日（公表日）： 1997年06月06日
要約：
【要約】【課題】論理回路の故障検出テストパターン生成において、テストパターン生成時間及びテストパターン数を小さくする。【解決手段】作成した故障表から目標故障を選び(S103)、この目標故障を検出するテストパターンを生成し(S104)、全ての故障に対して故障定義を行い(S105)、故障シミュレーションを行い(S106)、故障表を更新し(S107)、処理S103〜S107を全ての故障を検出するまで繰り返した後、テストパターンから冗長部分を削除する(S108)。その際、故障検出数の少ない方からテストパターンを順次選び、テストパターンによって検出される全ての故障が他のテストパターンでも検出できるか否かを判定し、他のテストパターンでも検出できる場合にはこのテストパターンを冗長パターンとして削除する。
請求項（抜粋）：
(a)テストパターンの生成対象である回路のうち検出したい故障を選択する工程と、(b)前記工程(a)で決定した全ての故障のうち目標の故障を選択する工程と、(c)前記目標の故障を検出するテストパターンを生成する工程と、(d)前記工程(a)で選択した全ての故障に対して前記工程(c)で生成したテストパターンの故障シミュレーションを行う工程と、(e)前記テストパターンで検出できない故障を目標の故障とする工程と、を含み、前記工程(c)から(e)を繰り返すことにより、前記工程(a)で決定された全ての故障を検出するテストパターンを生成することを特徴とするテストパターン生成方法。
IPC (4件)：
G01R 31/3183
, G06F 11/22 310
, G06F 17/50
, H01L 21/82
G01R 31/28 Q
, G06F 11/22 310 B
, G06F 15/60 670
, H01L 21/82 T
