IC試験装置のタイミング同期方式

発明者： ,
出願人/特許権者：
代理人 (1件)：飯塚義仁
公報種別：公開公報
出願番号（国際出願番号）：特願平7-301987
公開番号（公開出願番号）：特開平8-278348
出願日： 1995年10月25日
公開日（公表日）： 1996年10月22日
要約：

【要約】 (修正有)【課題】被測定ICが指定アドレスに対して読出データを数サイクル遅らせて出力する場合に、読出データと期待値データ、パス/フェイルデータとアドレスとのタイミングを可変制御できる。【解決手段】 IC試験装置は指定アドレスに対して読出データが数サイクル遅れて出力するようなシンクロナスDRAM等の被測定ICを試験する。試験信号発生手段は指定アドレス、書込データ及び期待値データなどの試験信号を発生する。読み書き制御手段は指定アドレス及び書込データに基づいたテストパターンを被測定ICに書込み、それを指定アドレスに応じて読み出す。判定手段は期待値データと読出データとを比較判定し、パス/フェイルデータを出力する。同期手段は期待値データをそのサイクル数に相当した時間だけ遅延させて判定手段に供給する。

請求項（抜粋）：

指定アドレスに対して読出データが所定サイクル数だけ遅れて出力するような被測定ICの電気的特性を検査するIC試験装置のタイミング同期方式において、前記指定アドレス、前記指定アドレスに書き込まれるべき書込データ及び前記指定アドレスから読み出されるであろう期待値データなどの試験信号を発生する試験信号発生手段と、前記被測定ICに対して前記指定アドレス及び書込データを入力し、それに基づいた所定のテストパターンを書込み、書き込まれたテストパターンを前記指定アドレスに応じて読み出し、前記読出データとして出力する読み書き制御手段と、前記試験信号発生手段から出力される前記期待値データと前記読み書き制御手段によって読み出された読出データとを比較判定し、その判定結果を示すパス/フェイルデータを出力する判定手段と、前記期待値データを前記所定サイクル数に相当する時間だけ遅らせて前記判定手段に出力する同期手段と、前記判定手段から出力されるパス/フェイルデータに基づいて前記被測定ICの電気的特性を検査する制御手段とを具えたことを特徴とするIC試験装置のタイミング同期方式。

IPC (3件)：

G01R 31/28 , G01R 31/3183 , G11C 29/00 303

FI (4件)：

G01R 31/28 D , G11C 29/00 303 A , G01R 31/28 Q , G01R 31/28 B

引用特許：

出願人引用 (2件)

IC試験装置
公報種別：公開公報出願番号：特願平5-174271 出願人：株式会社アドバンテスト
集積回路試験装置
公報種別：公開公報出願番号：特願平5-352795 出願人：安藤電気株式会社

審査官引用 (2件)

集積回路試験装置
公報種別：公開公報出願番号：特願平5-352795 出願人：安藤電気株式会社
IC試験装置
公報種別：公開公報出願番号：特願平5-174271 出願人：株式会社アドバンテスト

前のページに戻る