特許
J-GLOBAL ID：200903032858848150

半導体記憶装置

発明者：
梶山 健

梶山 健 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2006-011502
公開番号（公開出願番号）：特開2007-194426
出願日： 2006年01月19日
公開日（公表日）： 2007年08月02日
要約：
【課題】電流通過熱による誤書き込みの発生、および書き込み速度の劣化の防止に有利な半導体記憶装置を提供する。【解決手段】半導体記憶装置は、第1方向に沿って設けられた第1書き込み用配線BLと、前記第1書き込み用配線に接続された第1記憶素子MC1と、前記第1方向に沿って前記第1記憶素子と隣接して設けられ、前記第1書き込み用配線に接続された第2記憶素子MC2と、前記第1、第2記憶素子のそれぞれの表面上に設けられた第1絶縁膜22-1、22-2と、隣接する前記第1、第2記憶素子の間に設けられ、前記第1絶縁膜よりも熱伝導率が低い(κ2<κ1)第2絶縁膜20-2とを具備する。【選択図】図1
請求項（抜粋）：
第1方向に沿って設けられた第1書き込み用配線と、 前記第1書き込み用配線に接続された第1記憶素子と、 前記第1方向に沿って前記第1記憶素子と隣接して設けられ、前記第1書き込み用配線に接続された第2記憶素子と、 前記第1、第2記憶素子のそれぞれの表面上に設けられた第1絶縁膜と、 隣接する前記第1、第2記憶素子の間に設けられ、前記第1絶縁膜よりも熱伝導率が低い第2絶縁膜とを具備すること を特徴とする半導体記憶装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/105 ,  H01L 43/08 ,  H01L 29/82
FI (4件)：
H01L27/10 447 ,  H01L43/08 Z ,  H01L27/10 448 ,  H01L29/82 Z
Fターム (9件)：
5F083FZ10 ,  5F083GA15 ,  5F083GA30 ,  5F083JA37 ,  5F083JA56 ,  5F083JA60 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19
引用特許：
出願人引用 (3件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM