特許
J-GLOBAL ID：200903032859671530

MOSトランジスタおよびその製造方法並びに半導体装置

発明者：
御子柴 啓明

御子柴 啓明 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-147000
公開番号（公開出願番号）：特開2001-332702
出願日： 2000年05月18日
公開日（公表日）： 2001年11月30日
要約：
【要約】【課題】 DTMOSのゲート電極に比較的大きな電圧を印加してもトランジスタとしての動作を可能にする。【解決手段】 nDTMOS50は、p領域からなる第1活性領域52に設けたnMOS56と、n領域からなる第2活性領域54に設けたnJFET58とを有している。さらに、nDTMOS50は、第1活性領域52にp+ 領域からなるコンタクト部62が設けてある。コンタクト部62は、配線78bを介してnJFET58のゲート部64とドレイン部68とに電気的に接続してある。nJFET58のソース部66は、配線78aによってnMOS56のゲート電極12に電気的に接続してある。
請求項（抜粋）：
ゲート電極の一側にソース領域、前記ゲート電極の他側にドレイン領域が設けられ、このドレイン領域と前記ソース領域との間にチャネル領域が形成されたトランジスタ本体部と、このトランジスタ本体部の前記チャネル領域に前記ゲート電極と同じ極性の電圧を印加するコンタクト部とを有するMOSトランジスタであって、前記コンタクト部は、電流制限部を介して前記ゲート電極に電気的に接続してあることを特徴とするMOSトランジスタ。
IPC (9件)：
H01L 27/08 331 ,  H01L 21/76 ,  H01L 21/06 ,  H01L 21/8232 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 29/786 ,  H01L 21/337 ,  H01L 29/808
FI (7件)：
H01L 27/08 331 E ,  H01L 21/76 M ,  H01L 27/06 F ,  H01L 27/06 102 A ,  H01L 29/78 622 ,  H01L 29/78 626 Z ,  H01L 29/80 C
Fターム (59件)：
5F032AA13 ,  5F032AA35 ,  5F032AA44 ,  5F032CA01 ,  5F032CA03 ,  5F032CA16 ,  5F032CA17 ,  5F032CA23 ,  5F032DA01 ,  5F032DA02 ,  5F032DA07 ,  5F032DA33 ,  5F032DA43 ,  5F048AC00 ,  5F048AC03 ,  5F048BA16 ,  5F048BB05 ,  5F048BB14 ,  5F048BE03 ,  5F048BE09 ,  5F048BF11 ,  5F048BF15 ,  5F048BG12 ,  5F048BG14 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD04 ,  5F102GJ00 ,  5F102GJ03 ,  5F102GL03 ,  5F102GR08 ,  5F102GR09 ,  5F110AA12 ,  5F110AA30 ,  5F110BB20 ,  5F110CC02 ,  5F110DD05 ,  5F110EE09 ,  5F110EE45 ,  5F110FF02 ,  5F110FF22 ,  5F110GG02 ,  5F110GG12 ,  5F110GG32 ,  5F110GG52 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HL02 ,  5F110HL22 ,  5F110HL23 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110NN62 ,  5F110NN71 ,  5F110QQ11 ,  5F110QQ19
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM