特許

J-GLOBAL ID：200903033034133213

半導体発光素子

発明者： 佐藤 俊一
出願人/特許権者： 株式会社リコー
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-068726
公開番号（公開出願番号）：特開平10-270798
出願日： 1997年03月21日
公開日（公表日）： 1998年10月09日
要約：

【要約】【課題】 Al<SB>z </SB>Ga<SB>1-z </SB>As(ただし,0<z≦1)またはGa<SB>t </SB>In<SB>1-t </SB>P<SB></SB><SB>u </SB>As<SB>1-u </SB>(ただし,0<t<1,0<u≦1)等のワイドバンドギャップ層と,GaInNAs層とを備え,良好なキャリアの閉込め特性を有する半導体発光素子を提供する。【解決手段】 n-Ga<SB>0.5 </SB>In<SB>0.5 </SB>P下部クラッド層103と,厚さ0.1μmでGaAs基板101にほぼ格子整合し,かつそのPL波長が約1.3μmのGa<SB>0.9 </SB>In<SB>0.1 </SB>N<SB>0.03</SB>As<SB>0.97</SB>活性層105との間,及びその活性層105とp-Ga<SB>0.5 </SB>In<SB>0.5 </SB>P上部クラッド層107との間に,それぞれ,厚さ20nmのGaAs下部スペーサ層104及び厚さ20nmのGaAs上部スペーサ層106を活性層105に接触させて介装させた。

請求項（抜粋）：

半導体基板上に設けられ,Al<SB>z </SB>Ga<SB>1-z </SB>As(ただし,0<z≦1)またはGa<SB>t </SB>In<SB>1-t </SB>P<SB>u </SB>As<SB>1-u </SB>(ただし,0<t<1,0<u≦1)で表される混晶半導体よりなる第一導電型の下部クラッド層と,該下部クラッド層上に設けられた1分子層以上の厚さのGaAsよりなる下部スペーサ層と,該下部スペーサ層上で同下部スペーサ層に接して設けられ,かつミスフィット転位が発生する臨界膜厚以下の厚さのGa<SB>x </SB>In<SB>1-x </SB>N<SB>y </SB>As<SB>1-y </SB>(ただし,0≦x≦1,0<y<1)で表される混晶半導体よりなる活性層と,該活性層上で同活性層に接して設けられた1分子層以上の厚さのGaAsよりなる上部スペーサ層と,該上部スペーサ層上に設けられ,かつAl<SB>z </SB>Ga<SB>1-z </SB>As(ただし,0<z≦1)またはGa<SB>t </SB>In<SB>1-t </SB>P<SB>u </SB>As<SB>1-u </SB>(ただし,0<t<1,0<u≦1)で表される混晶半導体よりなる第二導電型の上部クラッド層とを具備していることを特徴とする半導体発光素子。

IPC (2件)：

H01S 3/18 ,  H01L 33/00

FI (2件)：

H01S 3/18 ,  H01L 33/00 A

引用特許：

審査官引用 (2件)

• 半導体レーザ装置
  公報種別：公開公報   出願番号：特願平5-297128   出願人：富士通株式会社
• 半導体レーザ
  公報種別：公開公報   出願番号：特願平7-092044   出願人：富士通株式会社