特許
J-GLOBAL ID：200903033035362046

パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法

発明者：
小谷 敏也

小谷 敏也 について

, 
野嶋 茂樹

野嶋 茂樹 について

, 
小林 和人

小林 和人 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-134010
公開番号（公開出願番号）：特開2005-316134
出願日： 2004年04月28日
公開日（公表日）： 2005年11月10日
要約：
【課題】所定のパターンを高い精度で効率良く、かつ、容易に形成することができるパターン補正方法を提供する。【解決手段】第1のパターン1,2,3の設計データから補正部分1a,2a,2b,3a,3bの設計データを抽出する。第1のパターン1,2,3に影響を及ぼす第2のパターン1,2,3,4,5のレイアウト情報を取得する。第2のパターン1,2,3,4,5のレイアウト情報に基づいて補正部分1a,2a,2b,3a,3bに対する補正内容を決定するとともに、補正内容を実行する第3のパターン7,8,9,10,11の設計データを作成する。第3のパターン7,8,9,10,11の設計データを、補正部分1a,2a,2b,3a,3bの設計データとともに一括して処理される領域内に関連付けて発生させた後、補正部分1a,2a,2b,3a,3bの設計データを補正内容に従って補正する。【選択図】 図5
請求項（抜粋）：
基板上に形成する第1の設計パターンに少なくとも1つ以上含まれる補正パターンを抽出する工程と、 前記第1の設計パターンから、前記補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報を取得する工程と、 前記レイアウト情報に基づいて前記補正パターンに対する補正の内容を決定する工程と、 前記レイアウト情報に対応する設計パターン2を前記補正パターンと関連付けて発生する工程と、 前記補正パターンを前記設計パターン2に対応する補正内容に従って補正する工程と、 を含むことを特徴とするパターン補正方法。
IPC (3件)：
G03F1/08 ,  G03F7/20 ,  H01L21/027
FI (3件)：
G03F1/08 A ,  G03F7/20 521 ,  H01L21/30 502P
Fターム (3件)：
2H095BA01 ,  2H095BB02 ,  2H095BB36
引用特許：
出願人引用 (3件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM