特許

J-GLOBAL ID：200903033153916056

半導体集積回路装置

発明者： 佐伯 哲也 ,  武者 辰紀 ,  鈴木 幸英 ,  那須 巧 ,  鈴木 智博
出願人/特許権者： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平5-190892
公開番号（公開出願番号）：特開平7-022512
出願日： 1993年07月02日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】 信号伝達速度の高速化とレイアウトの簡素化を実現した半導体集積回路装置を提供する。【構成】 3層構造の金属配線層のうちの第3層目の配線層を複数の回路ブロック間を接続する比較的長い配線長にされるメイン信号バスとし、近接して設けられる回路ブロック間を接続するローカル信号バスとして上記第3層目の金属配線層と重り合うように配置されてなる第1層目の配線層を用い、上記第2層目の配線層により上記メイン信号バス又はローカル信号バスと回路ブロックとの接続に用いる。【効果】 第1層目と第3層目が重なり合うようにされるのでレイアウト面積が2倍に活用にできるとともに信号干渉も小さくなり、しかも第2層目は第1層目又は第3層目の何れに対しても層間絶縁膜を介して接続できるのでコンタクトが簡単になる。

請求項（抜粋）：

第1層目、第2層目及び第3層目からなる3層構造の金属配線層を備え、上記第3層目の配線層により複数の回路ブロック間を接続する比較的長い配線長にされるメイン信号バスを構成し、上記第2層目の配線層により上記メイン信号バスと回路ブロックとの接続に用い、近接して設けられる回路ブロック間を接続するローカル信号バスとして上記第1層目の金属配線層を上記メイン信号バスを構成する第3層目の配線層と重り合うように配置し、上記第2層目の配線層により上記ローカル信号バスと回路ブロックとの接続に用いることを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/82 ,  H01L 21/3205

FI (2件)：

H01L 21/82 W ,  H01L 21/88 Z

引用特許：

審査官引用 (4件)

• 特開平2-165652
  
• 特開平4-355952
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平3-248654   出願人：日本電気株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-266731   出願人：株式会社日立製作所