特許
J-GLOBAL ID：200903033249774570
電子部品の製造方法
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2007-107549
公開番号（公開出願番号）：特開2007-189259
出願日： 2007年04月16日
公開日（公表日）： 2007年07月26日
要約：
【課題】本発明は、工程を大幅に短縮できるとともに、内部電極とビアホール導体の電気的接続が良好であり、且つ微小なビアホール導体が形成可能である多層セラミック電子部品のビアホール導体形成方法及びそれを用いたコンデンサを提供する。【解決手段】表面に配線パターンとなる導体膜が形成され、バインダ樹脂を含むセラミックグリーンシートを複数積層して成る積層体を準備する工程と、前記積層体上の所定位置に、レーザ光を照射して前記バインダ樹脂を構成する有機化合物の分子鎖を切断する工程と、前記レーザ光が照射された前記積層体の一部を、前記レーザ光が照射される一方側から、前記レーザ光の照射と同時に吸引することにより除去して、前記積層体の積層方向に貫通孔を形成する工程と、前記貫通孔に導電性ペーストを充填する工程と、を含む方法により電子部品を製造する。【選択図】図2
請求項（抜粋）：
表面に配線パターンとなる導体膜が形成され、バインダ樹脂を含むセラミックグリーンシートを複数積層して成る積層体を準備する工程と、
前記積層体上の所定位置に、レーザ光を照射して前記バインダ樹脂を構成する有機化合物の分子鎖を切断する工程と、
前記レーザ光が照射された前記積層体の一部を、前記レーザ光が照射される一方側から、前記レーザ光の照射と同時に吸引することにより除去して、前記積層体の積層方向に貫通孔を形成する工程と、
前記貫通孔に導電性ペーストを充填する工程と、を有する電子部品の製造方法。
IPC (2件)：
FI (3件)：
H01G4/30 311E
, H01G4/12 364
, H01G4/30 311D
5E001AB03
, 5E001AE02
, 5E001AE03
, 5E001AF06
, 5E001AH01
, 5E001AH06
, 5E001AH09
, 5E001AJ01
, 5E001AJ03
, 5E082AA01
, 5E082AB03
, 5E082BB07
, 5E082EE04
, 5E082EE23
, 5E082FF05
, 5E082GG10
, 5E082LL02
, 5E082MM02
, 5E082MM22
, 5E082MM23
出願人引用 (1件)
審査官引用 (12件)
全件表示
前のページに戻る
