階層レイアウト設計手法

発明者：
出願人/特許権者：
代理人 (1件)：岩佐義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平9-305374
公開番号（公開出願番号）：特開平11-145292
出願日： 1997年11月07日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】階層レイアウト手法により配線遅延なまりを防止する階層レイアウト手法を提供する。【解決手段】階層レイアウト設計手法において、マクロブロックA3内に最上位階層接続用バッファA4および最上位階層配線用領域A1,A2を設ける。この階層レイアウトを行う際に発生する可能性のあるマクロブロック上通過配線においては、配線長が長くなる可能性が非常に高く、帯周波数動作の障害となってしまう。よって、この配線遅延なまりを確実に防ぐ手法が必要となる。マクロブロックA3内に、あらかじめ用意した最上位階層用配線領域A1,A2および最上位階層配線接続用バッファブロックA4を最上位階層における配置配線に使用する。

請求項（抜粋）：

マクロブロック内の階層レイアウト設計手法において、前記マクロブロック内に設けられた最上位階層配線接続用バッファと、前記最上位階層配線接続用バッファとが設けられた領域である最上位階層配線接続用領域とを設定したことを特徴とする階層レイアウト設計手法。

引用特許：

審査官引用 (3件)

半導体集積回路
公報種別：公開公報出願番号：特願平4-336131 出願人：川崎製鉄株式会社
特開平3-283665
半導体集積回路の配線方法
公報種別：公開公報出願番号：特願平5-105782 出願人：九州日本電気株式会社

前のページに戻る