半導体素子のCMOS及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：特許業務法人共生国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2002-255975
公開番号（公開出願番号）：特開2003-142601
出願日： 2002年08月30日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】ゲート電極の枯渇効果及び硼素浸透現象を防止する半導体素子のCMOS及びその製造方法を提供する。【解決手段】セル部pウェル領域55と周辺回路部のnウェル領域57に形成される第1金属層61/多結晶シリコン層65/第2金属層67の積層構造からなる第1ゲート電極69aと、周辺回路部pウェル領域55に形成される多結晶シリコン層65/第2金属層67の積層構造からなる第2ゲート電極69bとを有する。

請求項（抜粋）：

セル部pウェル領域と周辺回路部のnウェル領域に形成される第1金属層/多結晶シリコン層/第2金属層の積層構造からなる第1ゲート電極と、周辺回路部pウェル領域に形成される多結晶シリコン層/第2金属層の積層構造からなる第2ゲート電極とを有することを特徴とする半導体素子のCMOS。

IPC (6件)：

H01L 21/8238 , H01L 21/28 301 , H01L 21/28 , H01L 27/092 , H01L 29/423 , H01L 29/49

FI (4件)：

H01L 21/28 301 A , H01L 21/28 301 R , H01L 27/08 321 D , H01L 29/58 G

Fターム (25件)：

4M104BB01 , 4M104BB14 , 4M104BB32 , 4M104BB33 , 4M104BB36 , 4M104CC05 , 4M104DD64 , 4M104DD68 , 4M104DD95 , 4M104EE03 , 4M104FF13 , 4M104GG10 , 5F048AA07 , 5F048AC03 , 5F048BB04 , 5F048BB05 , 5F048BB08 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BB13 , 5F048BC06 , 5F048BE03 , 5F048BG12 , 5F048DA27

引用特許：

審査官引用 (6件)

特開平4-357865
複合ゲート電極を有するMOSトランジスタ及びその製造方法
公報種別：公表公報出願番号：特願平6-514179 出願人：インテル・コーポレーション
特開昭59-068974

全件表示

前のページに戻る