特許
J-GLOBAL ID:200903033898513484
銅配線製造方法、半導体装置、及び銅配線製造装置
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
石島 茂男
公報種別:公開公報
出願番号(国際出願番号):特願平7-046323
公開番号(公開出願番号):特開平8-222569
出願日: 1995年02月10日
公開日(公表日): 1996年08月30日
要約:
【要約】【目的】 ウェット工程を用いることなく、簡単な工程で銅配線を形成する。【構成】 基板2上に成膜された絶縁膜3の表面にバリア層5と高分子薄膜6とをこの順で成膜し、前記絶縁膜3に設けられた溝4内を前記高分子薄膜6で充填し、該高分子薄膜をエッチバックし、前記溝4内の前記バリア層5を残された高分子薄膜で保護して前記バリア層をエッチングし、次いで残された高分子薄膜をアッシングすると、前記溝内に、前記バリア層5から成る下地バリア層7が形成されたウェハーが得られる。このウェハーに銅の選択成長を行えば、前記下地バリア層表面にのみ銅薄膜が成長して前記溝内が銅薄膜で充填されるので、ウェット加工を行うことなく銅配線を作ることができる。
請求項(抜粋):
基板上に成膜された絶縁膜に設けられた溝内に銅配線を形成する銅配線製造方法であって、前記絶縁膜表面にバリア層を成膜し、該バリア層表面に高分子薄膜を成膜して前記溝内を前記高分子薄膜で充填するとともに表面を平坦化し、前記溝内に充填された部分を残して前記高分子薄膜をエッチバックし、露出されたバリア層をエッチングして溝内に下地バリア層を形成した後、前記溝内に残された高分子を除去して前記下地バリア層を露出させ、該露出した下地バリア層上に銅薄膜を選択成長させて銅配線を形成することを特徴とする銅配線製造方法。
IPC (6件):
H01L 21/3205
, C23F 4/00
, H01L 21/3065
, H01L 21/318
, C23C 16/18
, C23C 16/34
FI (7件):
H01L 21/88 J
, C23F 4/00 A
, H01L 21/318 B
, C23C 16/18
, C23C 16/34
, H01L 21/302 J
, H01L 21/88 R
引用特許:
審査官引用 (7件)
-
特開平4-134827
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-033163
出願人:株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
-
特開平2-054927
-
集積回路装置の製造方法
公報種別:公開公報
出願番号:特願平5-059889
出願人:富士通株式会社
-
半導体装置および製造方法
公報種別:公開公報
出願番号:特願平3-168263
出願人:キヤノン株式会社
-
特開平4-225223
-
特開昭63-222444
全件表示
前のページに戻る