特許
J-GLOBAL ID：200903033949467725
半導体試験装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-354218
公開番号（公開出願番号）：特開2003-156527
出願日： 2001年11月20日
公開日（公表日）： 2003年05月30日
要約：
【要約】【課題】システム構成の違いにも対応可能な統一されたデータ格納形態のピンアサインROMを備えて、全てのピンアサイン割り付けレジスタへ初期設定を行うピンアサイン用のバスインタフェース装置を備える半導体試験装置を提供する。【解決手段】テスタピンの個々のピンリソースを所定のピンアサイン番号に割り付けるピン番号レジスタを所定数備え、ピン番号レジスタへ所定のピンアサインデータを割り付けするピンアサイン機能を備える半導体試験装置において、ピン番号レジスタへ所定のピンアサイン番号に割り付けるイニシャライズデータを格納するイニシャライズデータ格納手段を具備し、イニシャライズデータを所定に読み出し、イニシャライズデータに基づいて対応するピン番号レジスタを所定に割り付けセットするピンアサイン制御回路を具備する半導体試験装置。
請求項（抜粋）：
テスタピンの個々のピンリソースを所定のピンアサイン番号に割り付けるピン番号レジスタを所定数備え、前記ピン番号レジスタへ所定のピンアサインデータを割り付けするピンアサイン機能を備える半導体試験装置において、該ピン番号レジスタへ所定のピンアサイン番号に割り付けるイニシャライズデータを格納するイニシャライズデータ格納手段と、該イニシャライズデータを所定に読み出し、前記イニシャライズデータに基づいて対応する該ピン番号レジスタを所定に割り付けセットするピンアサイン制御回路と、を具備することを特徴とする半導体試験装置。
Fターム (12件)：
2G132AA00
, 2G132AC03
, 2G132AD06
, 2G132AE06
, 2G132AE08
, 2G132AE11
, 2G132AE19
, 2G132AE23
, 2G132AF18
, 2G132AG01
, 2G132AL00
, 2G132AL09
