特許

J-GLOBAL ID：200903034017841510

半導体装置およびその製造方法

発明者： 須藤 弘司 ,  安村 俊治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-038049
公開番号（公開出願番号）：特開2000-235973
出願日： 1999年02月17日
公開日（公表日）： 2000年08月29日
要約：

【要約】【課題】 TiN膜を消失することなく安定して再現性良くスルーホールを形成することができ、良好な多層配線を有する半導体装置およびその製造方法を提供する。【解決手段】 下敷酸化膜1上にピュアTi膜2、TiN膜3、Al-Cu膜4、およびARCであるTiN膜5からなるアルミ積層配線膜4aを形成する。その後、P-SiN15を形成する。フォトレジストパターン6を形成し、まずP-SiN15を、続いて、アルミ積層配線膜4aを順次エッチングすることにより下層のアルミ積層配線4bを形成する。フォトレジストパターン6を除去した後、層間絶縁膜を形成し、P-SiN15をエッチングストッパーとして、ドライエッチングすることによりアルミ配線層4bへのTHを形成する。

請求項（抜粋）：

半導体基板上に第1の配線層を備え、上記第1の配線層上に第2の配線層を備え、上記第1の配線層と第2の配線層とがスルーホールを介して接続されている半導体装置において、上記第1の配線層上にのみ上記スルーホール形成のためのエッチングストッパー膜を備えることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3065 ,  H01L 21/768

FI (3件)：

H01L 21/302 J ,  H01L 21/90 A ,  H01L 21/90 B

Fターム (55件)：

5F004BB18 ,  5F004DA00 ,  5F004DA01 ,  5F004DA16 ,  5F004DA23 ,  5F004DA26 ,  5F004DB00 ,  5F004DB03 ,  5F004DB07 ,  5F004DB08 ,  5F004DB09 ,  5F004DB10 ,  5F004DB16 ,  5F004EA10 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK09 ,  5F033KK18 ,  5F033KK33 ,  5F033MM08 ,  5F033MM13 ,  5F033MM15 ,  5F033NN06 ,  5F033NN07 ,  5F033NN32 ,  5F033PP06 ,  5F033PP15 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ16 ,  5F033QQ19 ,  5F033QQ22 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ95 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033SS04 ,  5F033SS15 ,  5F033SS21 ,  5F033XX01 ,  5F033XX09 ,  5F033XX10 ,  5F033XX18

引用特許：

審査官引用 (3件)

• 半導体装置に用いられる配線層およびその製造方法、ならびにそのような配線層を用いた半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-060395   出願人：日本鋼管株式会社
• 配線形成方法
  公報種別：公開公報   出願番号：特願平9-007887   出願人：ソニー株式会社
• 特開平2-021640