特許
J-GLOBAL ID：200903034102589405
TFTアレイ基板及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
大岩 増雄
公報種別：公開公報
出願番号（国際出願番号）：特願平10-143491
公開番号（公開出願番号）：特開平11-337970
出願日： 1998年05月25日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 簡略な工程で、異物に起因する断線及びパターン欠陥を低減することが可能なTFTアレイ基板の製造方法を提供する。【解決手段】 ガラス基板1上に、Al合金からなる下層膜2を成膜後、基板表面に、1MHzの超音波を乗せた純水を流量30L/min 程度で噴射する洗浄を行う。次に、Crからなる上層膜3を成膜後、基板表面を純水で濡らしながらナイロン製ブラシで擦るブラシ洗浄と、1MHzの超音波を乗せた純水を噴射する物理的洗浄を行う。続いて、上層膜3上にレジストを塗布し、写真製版によるパターニングを行い、幅15μmの多層配線6を形成する。この多層配線は、下層配線4の欠損部が上層配線5により覆われているため電気的に接続されており、断線とはならない。さらに、上層膜3中の異物も除去されているため、これ以降の物理的洗浄によって発生する異物の離脱による新たな断線も防止できる。
請求項（抜粋）：
絶縁性基板上に形成された複数本のゲート配線と交差する複数本のソース配線の各交点に設けられた薄膜トランジスタと、この薄膜トランジスタに接続された画素電極を備えたTFTアレイ基板の製造方法であって、基板上に配線材料である導電膜を成膜後、上記基板表面を洗浄し、上記導電膜中及び膜上の異物を除去する工程を複数回繰り返し、二層以上の多層膜を形成する工程、上記多層膜上にレジストを塗布し、写真製版によるパターニングを行い、多層配線を形成する工程を含むことを特徴とするTFTアレイ基板の製造方法。
IPC (2件)：
G02F 1/136 500
, G02F 1/1343
G02F 1/136 500
, G02F 1/1343
