特許
J-GLOBAL ID：200903034161246473

半導体装置およびその製造方法

発明者：
角 博文

角 博文 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平10-329216
公開番号（公開出願番号）：特開2000-156406
出願日： 1998年11月19日
公開日（公表日）： 2000年06月06日
要約：
【要約】【課題】 接続孔および/または配線溝に埋め込まれた良好なCuまたはAg系配線を得ることができ、高速で信頼性が高い高性能の半導体装置およびその製造方法を提供する。【解決手段】 層間絶縁膜に接続孔および/または配線溝を形成した後、無電解めっき法などにより接続孔および/または配線溝の内部の基体上にバリア層を選択的に形成する。その後、Cu膜またはAg膜を電解めっき法により成膜して接続孔および/または配線溝を埋め込み、さらにCMP法などによりCu膜またはAg膜を研磨して不要部分を除去し、接続孔および/または配線溝に埋め込まれたCuまたはAg系配線を形成する。バリア層としては、Ti、Rh、Pt、TiN/Ti、TiN/Rh、TiN/Ptなどの膜を用いる。配線材料が接触する接続孔および/または配線溝の内周面はSiNまたはSiONにより形成する。
請求項（抜粋）：
接続孔および/または配線溝にCuまたはAg系の導電材料がバリア層を介して埋め込まれた半導体装置であって、上記接続孔および/または配線溝の内部の基体上に選択的に上記バリア層が設けられていることを特徴とする半導体装置。
Fターム (50件)：
5F033HH11 ,  5F033HH14 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK27 ,  5F033MM02 ,  5F033MM05 ,  5F033MM13 ,  5F033NN03 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP16 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ78 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR22 ,  5F033RR24 ,  5F033SS01 ,  5F033SS02 ,  5F033SS04 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033TT06 ,  5F033TT07 ,  5F033XX01 ,  5F033XX02 ,  5F033XX18
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM