特許
J-GLOBAL ID:200903034268472662

半導体メモリ装置およびその駆動方法

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-086685
公開番号(公開出願番号):特開平7-296595
出願日: 1994年04月25日
公開日(公表日): 1995年11月10日
要約:
【要約】【目的】 本体メモリセル部の不良メモリセルを冗長メモリセル部で置き換え、そのアドレスデータを記憶させる操作を、特別の装置を使用することなくまた必要なときに実行でき、かつ冗長メモリセル選択回路を高速動作させる。【構成】 本体メモリセル部11と、冗長メモリセル部12と、本体メモリセル部11の不良メモリセルを置き換えた冗長メモリセルのアドレスを電気的に記憶する不揮発性半導体メモリからなる冗長アドレスデータセル部17と、制御回路部部15と、冗長メモリセル選択回路部16とを有し、冗長メモリセル選択回路部16は、冗長アドレスデータセル部17から読み出した第1のアドレスデータを保持し、かつその第1のアドレスデータと制御回路部15を通して入力された読み出しまたは書き込み用の第2のアドレスデータとを比較して本体メモリセル部11または冗長メモリセル部12を選択する。
請求項(抜粋):
本体メモリセル部と、冗長メモリセル部と、前記本体メモリセル部の一部を冗長メモリセルに置き換えるアドレスを電気的に記憶する半導体メモリからなる冗長アドレスデータセル部と、制御回路部と、冗長メモリセル選択回路とを有し、前記冗長メモリセル選択回路部は、前記冗長アドレスデータセル部から読み出した第1のアドレスデータを保持し、第1のアドレスデータと前記制御回路部を通して入力された読み出しまたは書き込み用の第2のアドレスデータとを比較して前記本体メモリセル部または前記冗長メモリセル部を選択するものである半導体メモリ装置。
IPC (2件):
G11C 29/00 301 ,  G11C 11/401
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る