特許
J-GLOBAL ID：200903034273203416

キヤツシユメモリ装置

発明者：
斉藤 光男

斉藤 光男 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-304317
公開番号（公開出願番号）：特開平5-143456
出願日： 1991年11月20日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 1回のミスで連続して使用される領域を全て無駄なくリフィルしてミスの率を減らし、リフィル中も計算を停止することなく続行することのできるキャッシュメモリ装置を提供する。【構成】 CPU1が必要とするデータが1stキャッシュメモリ3に存在しなかった場合に、2ndキャッシュメモリ5から必要とするデータを入れ換えることをリフィル制御部4の制御のもとで行う。このデータの入れ換えは、必要とするデータが存在しなかった場合にこのデータを指定するアドレスから開始し、アドレスを増加しながら継続し、2ndキャッシュから読み込まれてきたデータの内容を参照してその終了を決定する。つまり、読み込まれてきたデータが分岐命令であることを分岐命令検出器8が検出した場合に、入れ換えの終了を決定するが、その場合に、この分岐命令の分岐先の予測アドレスが分岐予測器7に記憶されているならば、この予測アドレスから再び入れ換えを開始する。
請求項（抜粋）：
上位のキャッシュメモリに目的のデータが存在しなかった場合に、より下位のキャッシュメモリまたはメインメモリから前記目的のデータを入れ換える手段を備えたキャッシュメモリ装置において、より下位のキャッシュまたはメインメモリからのデータの入れ換えは、目的のデータが存在しなかった場合にこのデータを指定するアドレスから開始し、前記データを指定するアドレスを増加しながら前記入れ換えを継続し、前記入れ換えの終了は、より下位のキャッシュまたはメインメモリから読み込まれてきたデータの内容を参照して決定することを特徴とするキャッシュメモリ装置。
IPC (4件)：
G06F 12/08 310 ,  G06F 9/38 310 ,  G06F 9/38 330 ,  G06F 12/08
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM