特許

J-GLOBAL ID：200903034375351347

半導体装置及びその製造方法

発明者： 大場 竜二 ,  古賀 淳二
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平10-337427
公開番号（公開出願番号）：特開2000-164735
出願日： 1998年11月27日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 量子ドットから半導体表面への捕捉電子のリーク電流の抑制や、量子ドット以外の部分での半導体表面からのリーク電流の抑制が可能となるような、電子の出入可能な量子ドットとその周辺構造を提供することである。【解決手段】 半導体基板と、この半導体基板の表面に形成された少なくとも一つの突起と、前記半導体基板及び突起の表面に形成されたトンネル絶縁膜と、前記突起の先端上にこのトンネル絶縁膜を介して形成された量子ドットを備えることを特徴とする半導体装置。

請求項（抜粋）：

半導体基板と、この半導体基板の表面に形成された少なくとも一つの突起と、前記半導体基板及び突起の表面に形成されたトンネル絶縁膜と、前記突起の先端上にこのトンネル絶縁膜を介して形成された量子ドットを備えることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/285 ,  H01L 27/115

FI (3件)：

H01L 29/78 371 ,  H01L 21/285 C ,  H01L 27/10 434

Fターム (25件)：

4M104AA01 ,  4M104BB01 ,  4M104BB36 ,  4M104CC05 ,  4M104DD02 ,  4M104DD43 ,  4M104DD45 ,  4M104EE03 ,  4M104EE15 ,  4M104GG16 ,  4M104HH20 ,  5F001AA10 ,  5F001AF06 ,  5F001AF25 ,  5F001AG02 ,  5F001AG07 ,  5F001AG21 ,  5F001AG22 ,  5F083FZ01 ,  5F083GA30 ,  5F083JA02 ,  5F083JA32 ,  5F083JA33 ,  5F083PR21 ,  5F083PR29

引用特許：

審査官引用 (3件)

• 特開昭47-033576
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-061304   出願人：株式会社東芝
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平8-049393   出願人：株式会社日立製作所