特許

J-GLOBAL ID：200903034878220037

混載LSI半導体装置

発明者： 笠井 直記
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平11-189025
公開番号（公開出願番号）：特開2001-015703
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 良好なキャパシタ特性及びトランジスタ特性を備え、信頼性の高い動作特性を示すロジック・FeRAMセルアレイ混載LSI半導体装置を提供する。【解決手段】 本混載LSI40は、FeRAMセルアレイ44と、FeRAMセルアレイの周辺領域に設けられ、少なくともセンスアンプ回路及びデコーダ回路を備えたセル動作回路部45と、FeRAMセルアレイ及びセル動作回路部と協動して所定の演算処理及び入出力処理を行うロジック部42とを混載した、混載LSI半導体装置である。水素バリヤ層80が、FeRAMセルアレイとセル動作回路部とからなるFeRAMマクロ41に形成されているキャパシタ56を覆って、FeRAMマクロとロジック部とを相互に分離する境界まで延在している。

請求項（抜粋）：

FeRAMセルアレイと、FeRAMセルアレイの周辺領域に設けられ、少なくともセンスアンプ回路及びデコーダ回路を備えたセル動作回路部と、FeRAMセルアレイ及びセル動作回路部と協動して所定の演算処理及び入出力処理を行うロジック部とを混載した混載LSI半導体装置において、水素バリヤ層が、FeRAMセルアレイに形成されているキャパシタと、セル動作回路部とからなるFeRAMマクロとを覆って、FeRAMマクロとロジック部とを相互に分離する境界又は境界域の上方まで延在していることを特徴とする混載LSI半導体装置。

IPC (6件)：

H01L 27/10 461 ,  H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 461 ,  H01L 27/10 451 ,  H01L 27/04 A ,  H01L 27/10 651

Fターム (26件)：

5F038AC15 ,  5F038CA01 ,  5F038CA03 ,  5F038CA05 ,  5F038CA13 ,  5F038DF05 ,  5F083FR00 ,  5F083GA21 ,  5F083GA30 ,  5F083JA15 ,  5F083JA31 ,  5F083JA38 ,  5F083JA39 ,  5F083KA20 ,  5F083LA03 ,  5F083LA10 ,  5F083MA06 ,  5F083MA19 ,  5F083PR21 ,  5F083PR38 ,  5F083PR39 ,  5F083PR40 ,  5F083ZA11 ,  5F083ZA12 ,  5F083ZA13 ,  5F083ZA14

引用特許：

出願人引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-152324   出願人：松下電子工業株式会社
• 特開平4-102367
  
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平11-173018   出願人：株式会社東芝