特許
J-GLOBAL ID：200903034913972250

表示装置

発明者：
山下 淳一

山下 淳一 について

, 
内野 勝秀

内野 勝秀 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 鈴木 晴敏
公報種別：公開公報
出願番号（国際出願番号）：特願2001-319262
公開番号（公開出願番号）：特開2003-122318
出願日： 2001年10月17日
公開日（公表日）： 2003年04月25日
要約：
【要約】【課題】 分割サンプルホールド方式を採用したアクティブマトリクス型の表示装置において、縦筋やゴーストなどの画像不良を抑制する。【解決手段】 水平駆動回路17は、同一の映像ライン25に接続されたサンプリングスイッチ23に対してはオーバーラップさせず、隣接するサンプリングスイッチ23に対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを駆動し、選択された行の画素11に順次映像信号を書き込む。クロック生成回路18は、水平駆動回路17の動作基準となるクロック信号HCKと、これに対して周期が二倍でかつパルス幅が二倍のクロック信号2HCKとを生成する。水平駆動回路17は、HCKに同期してシフト動作を行い各シフト段S/Rからシフトパルスを順次出力するシフトレジスタ21と、シフトパルスに応答して2HCKを抜き取ってサンプリングパルスを順次生成する抜取スイッチ群22とを有する。
請求項（抜粋）：
行状のゲートライン、列状の信号ライン、両ラインが交差する部分に行列状に配された画素及び所定の位相関係でn系統(nは2以上の整数)に分けた映像信号を供給するn本の映像ラインを有するパネルと、各ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、各信号ラインに対応して配されており、n本の信号ラインを単位として該n本の映像ラインの各々との間に接続されたサンプリングスイッチ群と、所定の周期のクロック信号に基づいて動作し、前記サンプリングスイッチ群の各スイッチのうち、同一の映像ラインに接続されたスイッチに対してはオーバーラップさせず、隣接するスイッチに対してはオーバーラップさせたサンプリングパルスを順次発生して各スイッチを順に駆動し、もって選択された行の画素に順次映像信号を書き込む水平駆動回路と、該水平駆動回路の動作基準となる第1のクロック信号を生成するとともに、この第1のクロック信号に対して周期が二倍でかつパルス幅が二倍の第2のクロック信号を生成するクロック生成回路とからなり、前記水平駆動回路は、前記第1のクロック信号に同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスに応答して前記第2のクロック信号を抜き取って該サンプリングパルスを順次生成する抜取スイッチ群とを有することを特徴とする表示装置。
IPC (6件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 ,  G09G 3/20 612 ,  G09G 3/20 623 ,  G09G 3/20
FI (6件)：
G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 611 J ,  G09G 3/20 612 K ,  G09G 3/20 623 M ,  G09G 3/20 623 V
Fターム (21件)：
2H093NA42 ,  2H093NC16 ,  2H093NC23 ,  2H093NC34 ,  2H093ND33 ,  2H093ND34 ,  5C006AC09 ,  5C006AF71 ,  5C006BB16 ,  5C006BC13 ,  5C006BF11 ,  5C006BF49 ,  5C006FA26 ,  5C006FA37 ,  5C080AA10 ,  5C080BB05 ,  5C080DD05 ,  5C080DD30 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ04
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM