特許
J-GLOBAL ID:200903034952638154
電子素子の実装方法、基板接合体及びその製造方法、配線基板、並びに電気光学装置
発明者:
出願人/特許権者:
代理人 (3件):
上柳 雅誉
, 藤綱 英吉
, 須澤 修
公報種別:公開公報
出願番号(国際出願番号):特願2003-366011
公開番号(公開出願番号):特開2005-129835
出願日: 2003年10月27日
公開日(公表日): 2005年05月19日
要約:
【課題】 電気信号配線と電子素子とを接合する際の基板の熱変形を抑制することが可能な電子素子の実装方法を提供する。【解決手段】 接合材14bを加熱して電気信号配線12と電子素子27とを接合する際に、配線基板10上の所定の配線(熱伝導配線15)を介して接合材14bに熱を伝える。【選択図】 図7
請求項(抜粋):
電気信号配線が形成された配線基板上に電子素子を実装する方法であって、
前記配線基板上に接合材を介して前記電子素子を配置する配置工程と、
前記接合材を加熱して前記電気信号配線と前記電子素子とを接合する接合工程とを有してなり、
前記接合工程では、前記配線基板上の所定の配線を介して前記接合材に熱を伝えることを特徴とする電子素子の実装方法。
IPC (3件):
H05K3/34
, H01L21/60
, H05K1/02
FI (4件):
H05K3/34 507M
, H05K3/34 508A
, H01L21/60 311Q
, H05K1/02 J
Fターム (11件):
5E319AA03
, 5E319AC01
, 5E319CC44
, 5E319CD31
, 5E319CD45
, 5E319GG11
, 5E338CC10
, 5E338CD32
, 5E338EE51
, 5F044KK00
, 5F044LL05
引用特許:
前のページに戻る