特許
J-GLOBAL ID：200903035063830805
半導体装置およびその作製方法
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-317714
公開番号（公開出願番号）：特開2000-216396
出願日： 1999年11月09日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 本発明の第1の目的は、従来技術よりも簡便な方法で、ゲート電極とLDD領域とをオーバーラップさせた構造の結晶質TFTを作製する技術を提供することを目的としている。【解決手段】 nチャネル型TFTにおいてLDD領域がゲート電極と重なる構造とする。そのために、ゲート電極を第1の導電層と第2の導電層とから形成し、第1の導電層を形成した後で1回目のn型を付与する不純物元素を添加してLDD領域とする第1の不純物領域を形成し、第2の導電層を形成した後で2回目のn型を付与する不純物元素を添加する工程を行い、ソース領域とドレイン領域とする第2の不純物領域を形成するものである。このようにして、LDD領域がゲート電極と重なる構造を実現する。さらに、ゲート電極と重ならないLDD領域を設けるためには第2の導電層の一部を除去すれば良い。
請求項（抜粋）：
nチャネル型TFTとpチャネル型TFTで形成されたCMOS回路を含む半導体装置において、前記nチャネル型TFTと前記pチャネル型TFTのゲート電極は、ゲート絶縁膜に接して形成された第1の導電層と、該第1の導電層と該ゲート絶縁膜とに接して形成された第2の導電層とを有し、前記nチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第1の不純物領域と、該第1の不純物領域に接して形成された第2の不純物領域とを有し、前記pチャネル型TFTの半導体層は、チャネル形成領域と、該チャネル形成領域に接して形成された第3の不純物領域を有し、前記nチャネル型TFTの前記第1の不純物領域は、前記第2の導電層と全てが重なるように設けられ、前記pチャネル型TFTの前記第3の不純物領域は、前記第2の導電層と一部が重なって設けられていることを特徴とする半導体装置。
IPC (4件)：
H01L 29/786
, G02F 1/1365
, G09F 9/30 365
, H01L 21/336
H01L 29/78 613 A
, G09F 9/30 365 Z
, G02F 1/136 500
, H01L 29/78 616 A
, H01L 29/78 617 N
