特許

J-GLOBAL ID：200903035137271048

データ記録装置

発明者： 安部 恵子
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-250091
公開番号（公開出願番号）：特開2009-080901
出願日： 2007年09月26日
公開日（公表日）： 2009年04月16日
要約：

【課題】小型化回路規模のオーバーライト回避機能を備えたデータ記録装置を提供する。【解決手段】第1の閾値を超える第1の電気信号の供給によって第1の状態への書き込みが行われ、前記第1の電気信号とは逆極性であってかつ第2の閾値を超える第2の電気信号の供給によって第2の状態への書き込みが行われ、第1及び第2の端子を有する抵抗変化型メモリ素子と、第1及び第2の端子にそれぞれ第1及び第2の電気信号を供給する第1及び第2の電源回路と、第1の端子に接続され、第1の端子に供給される電気信号で前記メモリ素子の前記第1の状態を検出する第1の検出回路と、第2の端子に接続され、第2の端子に供給される電気信号でメモリ素子の第2の状態を検出する第2の検出回路と、抵抗変化型メモリ素子のオーバーライトを防止するため第1及び第2の検出回路の検出信号に従って第1及び第2の電源回路の出力を制御する制御回路とを具備する。【選択図】 図1

請求項（抜粋）：

第1の閾値を超える第1の電気信号の供給によって第1の状態への書き込みが行われ、前記第1の電気信号とは逆極性であって、かつ第2の閾値を超える第2の電気信号の供給によって第2の状態への書き込みが行われ、少なくとも第1及び第2の端子を有する抵抗変化型メモリ素子と、 前記抵抗変化型メモリ素子の前記第1及び第2の端子にそれぞれ前記第1及び第2の電気信号を供給する第1及び第2の電源回路と、 前記抵抗変化型メモリ素子の前記第1の端子に接続され、前記第1の端子に供給される電気信号で前記メモリ素子の前記第1の状態を検出する第1の検出回路と、 前記抵抗変化型メモリ素子の前記第2の端子に接続され、前記第2の端子に供給される電気信号で前記メモリ素子の前記第2の状態を検出する第2の検出回路と、 前記抵抗変化型メモリ素子のオーバーライトを回避するため前記第1及び前記第2の検出回路の検出信号に従って前記第1及び第2の電源回路の出力を制御する制御回路と、 を具備するデータ記憶装置。

IPC (6件)：

G11C 13/00 ,  H01L 45/00 ,  H01L 49/00 ,  H01L 27/10 ,  H01L 21/824 ,  H01L 27/105

FI (5件)：

G11C13/00 A ,  H01L45/00 Z ,  H01L49/00 Z ,  H01L27/10 451 ,  H01L27/10 447

Fターム (13件)：

4M119AA07 ,  4M119AA11 ,  4M119DD33 ,  4M119DD45 ,  4M119EE23 ,  4M119EE26 ,  4M119HH01 ,  4M119KK14 ,  5F083FZ10 ,  5F083GA09 ,  5F083GA15 ,  5F083JA37 ,  5F083JA39

引用特許：

審査官引用 (2件)

• 半導体記憶装置及びメモリセルの書き込み並びに消去方法
  公報種別：公開公報   出願番号：特願2003-018645   出願人：シャープ株式会社
• 記憶装置
  公報種別：公開公報   出願番号：特願2004-009372   出願人：株式会社ルネサステクノロジ