特許
J-GLOBAL ID：200903025407864385
半導体記憶装置及びメモリセルの書き込み並びに消去方法
発明者：
出願人/特許権者：
代理人 (2件)：
政木 良文
, 橋本 薫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-018645
公開番号（公開出願番号）：特開2004-234707
出願日： 2003年01月28日
公開日（公表日）： 2004年08月19日
要約：
【課題】書き込みまたは消去処理に要する時間の短縮化と書き込みまたは消去精度の高い半導体記憶装置を提供する。【解決手段】電気的ストレスにより電気抵抗が変化し前記電気的ストレス解除後も変化した電気抵抗が保持される抵抗変化素子R11〜RijとN型NOSFETで構成される選択トランジスタT11〜Tijを備えてなるメモリセル1cがマトリックス状に配列されたメモリアレイ1と、前記抵抗変化素子R11〜Rijに電気ストレスを印加して前記メモリセル1cへのデータの書き込みを行う書き込み手段2と、書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段3と、前記電気抵抗が所定のリファレンス値まで変化したときに電気ストレスの印加を停止する書き込み制御手段4とを備えて構成する。【選択図】 図1
請求項（抜粋）：
電気抵抗が変化する抵抗変化素子を備えてなるメモリセルと、
前記抵抗変化素子の前記電気抵抗の変化を用いて前記メモリセルへのデータの書き込みを行う書き込み手段と、
前記書き込み手段による書き込み動作時における前記電気抵抗の変化を検知する書き込み状態検知手段と、
前記電気抵抗が所定のリファレンス値まで変化したときに前記書き込み手段による書き込みを停止する書き込み制御手段と、
を備えたことを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
引用文献：
前のページに戻る
