特許

J-GLOBAL ID：200903035533269404

半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム

発明者： 長田 健一 ,  樋口 久幸 ,  石橋 孝一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平9-016223
公開番号（公開出願番号）：特開平10-106269
出願日： 1997年01月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 メモリセル又はメモリセルアレイの面積の増大を抑さえて、キャッシュメモリの高速なストア処理を実現することである。【解決手段】 メモリアレイ(BANK1)と、センスアンプ(104)に接続される第1のグローバルビット線(RGBL)と、ライトアンプ(102)に接続される第2のグローバルビット線(WGBL)と、前記複数のビット線(LBL)を前記第1のグローバルビット線(RGBL)及び第2のグローバルビット線(WGBL)に選択的に接続する選択回路(YSW1)とを具備する。【効果】 読み出しと書き込みのためのビット線の充放電を並列に行うことができるため、読み出しと書き込みの連続動作を高速化でき、1サイクルで終えることが可能となり、1サイクルストアが実現できる。

請求項（抜粋）：

複数のワード線と、複数のビット線と、前記複数のワード線と複数のビット線との交点に配置される複数のメモリセルを有するメモリアレイと、センスアンプに接続される第1のグローバルビット線と、ライトアンプに接続される第2のグローバルビット線と、前記複数のビット線対を前記第1及び第2のグローバルビット線に選択的に接続する選択回路とを具備してなり、前記第1及び第2のグローバルビット線は前記メモリアレイ上に配置され、前記メモリアレイからデータを読み出す場合は、前記複数のビット線は前記第1のグローバルビット線に電気的に接続され、前記センスアンプを介してデータが出力され、前記メモリアレイにデータを書き込む場合は、前記ライトアンプを介してデータが前記第2のグローバルビット線に入力され、前記複数のビット線は前記第2のグローバルビット線に電気的に接続されることを特徴とする半導体記憶装置。

IPC (5件)：

G11C 11/413 ,  G06F 12/08 310 ,  G11C 11/401 ,  H01L 21/8244 ,  H01L 27/11

FI (4件)：

G11C 11/34 301 A ,  G06F 12/08 310 Z ,  G11C 11/34 371 Z ,  H01L 27/10 381

引用特許：

審査官引用 (4件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-126250   出願人：三菱電機株式会社
• 特開平2-050396
  
• 高帯域幅を可能とした半導体メモリ装置
  公報種別：公開公報   出願番号：特願平7-119433   出願人：三星電子株式会社
• 特開平3-216892