特許
J-GLOBAL ID：200903035546195086
半導体素子の製造方法
発明者：
出願人/特許権者：
代理人 (4件)：
須山 佐一
, 川原 行雄
, 山下 聡
, 須山 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2006-248052
公開番号（公開出願番号）：特開2008-071870
出願日： 2006年09月13日
公開日（公表日）： 2008年03月27日
要約：
【課題】低誘電率絶縁膜を含む積層膜をレーザ加工するにあたって、積層膜内部からの膜剥がれを抑制し、半導体素子の製造歩留りや品質の向上を図る。【解決手段】低誘電率絶縁膜を含む積層膜を有する複数の素子領域と、これら素子領域間を区画するように設けられたダイシング領域とを備える半導体ウェーハを、ダイシング領域に沿って切断して半導体素子を製造する。ピークエネルギーY(W)と単位照射長さあたりの照射時間X(ns/μm)とがY≦53.3Ln(X)+576の条件を満足するレーザ光をダイシング領域に沿って照射して積層膜を切断する。【選択図】図7
請求項（抜粋）：
低誘電率絶縁膜を含む積層膜を有する複数の素子領域と、前記複数の素子領域間を区画するように設けられたダイシング領域とを備える半導体ウェーハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、
前記ダイシング領域に沿って、レーザ光のピークエネルギーY(W)と単位照射長さあたりの照射時間X(ns/μm)とが、
Y≦53.3Ln(X)+576
の式を満足する条件下でレーザ光を照射し、少なくとも前記低誘電率絶縁膜を切断する工程を具備することを特徴とする半導体素子の製造方法。
IPC (4件)：
H01L 21/301
, B23K 26/38
, B23K 26/40
, B23K 26/00
H01L21/78 B
, B23K26/38 320
, B23K26/40
, B23K26/00 N
4E068AE01
, 4E068CA02
, 4E068CA08
, 4E068CA13
, 4E068DA10
