特許
J-GLOBAL ID：200903061362043209

半導体装置及びその製造方法

発明者：
井守 義久

井守 義久 について

, 
堀 将彦

堀 将彦 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について

, 
東芝LSIパッケージソリューション株式会社

東芝LSIパッケージソリューション株式会社 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-064521
公開番号（公開出願番号）：特開2005-252196
出願日： 2004年03月08日
公開日（公表日）： 2005年09月15日
要約：
【課題】チッピングや比誘電率の低い絶縁膜の剥がれを防止できる半導体装置及びその製造方法を提供することを目的としている。【解決手段】ウェーハ11中に半導体素子を形成し、このウェーハの上層に比誘電率が低い絶縁膜16を含む多層膜15を形成した後、上記多層膜におけるダイシングライン12上に位置合わせマーク13及びテストパッド14-1,14-2の少なくとも一方として働く金属層を形成する。次に、ダイシングライン上の上記位置合わせマーク及びテストパッドを覆う領域にレーザを照射する。そして、ダイシングラインの位置合わせマーク及びテストパッドの少なくとも一方上に対してレーザの照射領域18よりも狭く機械的なダイシングを行うことにより、半導体ウェーハを個片化し、半導体チップ11-1,11-2を形成する。【選択図】 図3
請求項（抜粋）：
半導体素子が形成された半導体チップと、 前記半導体チップの上層に形成され、比誘電率が低い絶縁膜を含む多層膜と、 前記半導体チップの側壁上端部における前記多層膜に形成され、レーザの照射によって溶融後固化した領域と、 前記半導体チップの側壁上端部における前記多層膜上に残存され、機械的なダイシングによって切断された位置合わせマーク及びテストパッドの少なくとも一方の金属層と を具備することを特徴とする半導体装置。
IPC (4件)：
H01L21/301 ,  B23K26/00 ,  H01L21/822 ,  H01L27/04
FI (4件)：
H01L21/78 L ,  B23K26/00 H ,  H01L27/04 A ,  H01L21/78 Q
Fターム (7件)：
4E068AA04 ,  4E068CF01 ,  4E068DA10 ,  5F038CA13 ,  5F038DT04 ,  5F038EZ19 ,  5F038EZ20
引用特許：
出願人引用 (1件)
  • レーザ加工方法
    公報種別：公開公報   出願番号：特願2001-277163   出願人：浜松ホトニクス株式会社
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM