特許
J-GLOBAL ID：200903035561825983
コンパイル処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
小笠原 吉義 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-132104
公開番号（公開出願番号）：特開平8-328870
出願日： 1995年05月30日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】キャッシュメモリを持つ計算機上で動作するプログラムの翻訳を行うコンパイル処理装置に関し,メモリアクセスデータのキャッシュミスの削減および連続領域に対するメモリアクセス回数の削減により,翻訳対象プログラムの高速化を実現することを目的とする。【構成】キャッシュメモリ上でのメモリアクセスデータを収集し(3),これらの競合関係を解析し(4),競合が生じるメモリアクセスデータに対する命令の移動の可否を判断し(5),移動が可能な場合は命令を移動することにより(13),キャッシュミスを抑える。また, 連続領域にあるメモリアクセスデータを認識し(6),認識したメモリアクセスデータのアラインメントを検査し(7),ペアロード/ペアストアの命令を生成することにより(8),メモリアクセス回数を減らす。
請求項（抜粋）：
キャッシュメモリを持つ計算機上で動作するプログラムの翻訳を行うコンパイル処理装置において,プログラムの翻訳における最適化処理においてメモリアクセスデータを収集するメモリアクセスデータ収集部と,収集したメモリアクセスデータ間のキャッシュメモリ上の競合関係を解析する競合データ解析部と,競合データ解析結果に基づき,キャッシュメモリ上で競合が生じるメモリアクセスデータに対する命令の移動可否を検査するメモリアクセスデータの重なり解析部と,メモリアクセスデータの重なり解析結果に基づき,キャッシュメモリ上で競合が生じるメモリアクセスデータに対してキャッシュミスを軽減する命令の並び換えを行う命令移動部とを備えたことを特徴とするコンパイル処理装置。
IPC (3件)：
G06F 9/45
, G06F 12/08
, G06F 12/08 310
G06F 9/44 322 H
, G06F 12/08 W
, G06F 12/08 310 Z
