半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (3件)：森哲也 , 内藤嘉昭 , 崔秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2005-338638
公開番号（公開出願番号）：特開2007-149745
出願日： 2005年11月24日
公開日（公表日）： 2007年06月14日
要約：

【課題】Pチャネルのトレンチゲート型トランジスタにおけるキャリアの移動度を高くし、そのオン抵抗を低減できるようにした半導体装置及びその製造方法を提供する。【解決手段】P型基板1にPチャネル型トレンチゲートMOSを有する半導体装置であって、P型基板1の主表面に設けられたP型ドリフト層2と、P型ドリフト層2上に設けられたN型ボディ領域3と、N型ボディ領域3に設けられ、少なくとも底面の一部がP型ドリフト層2に達するトレンチ6と、トレンチ6の側壁および底面に設けられたゲート絶縁膜7と、ゲート絶縁膜7上に設けられ、トレンチ6を埋め込むポリシリコン8と、トレンチ6に隣接してN型ボディ領域3内に設けられたP型のソース領域4等を含む。P型基板1の主表面は(111)又は(110)であり、トレンチ6の側壁(即ち、チャネル形成面)は{110}となっている。【選択図】図2

請求項（抜粋）：

半導体基板にPチャネルのトレンチゲート型トランジスタを有する半導体装置であって、前記半導体基板の表面に設けられた第1のP型半導体層と、前記第1のP型半導体層上に設けられたN型半導体層と、前記N型半導体層に設けられ、少なくとも底面の一部が前記第1のP型半導体層に達するトレンチと、前記トレンチの側壁および前記底面に設けられた絶縁膜と、前記絶縁膜上に設けられ、前記トレンチを埋め込む導電体と、前記トレンチに隣接して前記N型半導体層内に設けられた第2のP型半導体層とを備え、前記トレンチの前記N型半導体層からなる前記側壁が前記トレンチゲート型トランジスタのチャネル形成領域であり、前記半導体基板の前記表面の面方位は(111)で、且つ前記トレンチの前記側壁の面方位は{110}である、ことを特徴とする半導体装置。

IPC (1件)：

H01L 29/78

FI (4件)：

H01L29/78 652F , H01L29/78 653A , H01L29/78 652E , H01L29/78 652S

引用特許：

出願人引用 (2件)

トレンチゲート型半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-029975 出願人：株式会社デンソー
米国特許第5,008,725号

審査官引用 (4件)

PチャネルパワーMIS電界効果トランジスタおよびスイッチング回路
公報種別：公開公報出願番号：特願2003-148275 出願人：大見忠弘, 矢崎総業株式会社
半導体装置
公報種別：公開公報出願番号：特願平11-277081 出願人：三洋電機株式会社
電力用半導体装置
公報種別：公開公報出願番号：特願平8-057641 出願人：株式会社東芝

全件表示

前のページに戻る