特許
J-GLOBAL ID：200903035758573749
結果正規化機構と動作の方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-300015
公開番号（公開出願番号）：特開平7-225671
出願日： 1994年12月02日
公開日（公表日）： 1995年08月22日
要約：
【要約】【目的】 本発明の目的は、加算器結果内の先頭の1の位置を示すマスクを2段階で生成する、加算器と共に使用するための結果正規化機構を提供することである。【構成】 第1段では、先頭0予測機構が、2桁の中での位置を決定する。第2段では、先頭0カウント・インジケータが、単一桁までその位置を決定する。マスクを使用して、マルチプレクサ・アレイの各段が加算器結果をシフトする桁数を制御する。したがって、マルチプレクサ・アレイの出力には、先頭の1が含まれる。【効果】 本発明の結果正規化機構は、データ・プロセッサ内の浮動小数点実行ユニットや、デジタル信号処理システムなどでの高性能応用分野に有利に使用することができる。
請求項（抜粋）：
(a)第1および第2のオペランドを受け取り、第1および第2のオペランドに応答して第1マスクを生成し、第1マスクが、結果内での先頭の1の位置と先頭の1の位置に隣接する位置とを表す、第1マスク回路と、(b)第1マスクと結果とを受け取り、第1マスクと結果とに応答して第2マスクを生成し、第2マスクが、結果内の先頭の1の位置を示す、第2マスク回路と、(c)第2マスク回路に結合され、第2マスクを受け取り、第1および第2の制御信号を生成する符号化回路と、(d)符号化回路に結合され、結果と第1制御信号とを受け取り、第1制御信号に応答して第1桁数だけ結果をシフトし、シフトされた結果を生成する第1マルチプレクサと、(e)符号化回路と第1マルチプレクサとに結合され、シフトされた結果と第2制御信号とを受け取り、第2制御信号に応答して第2桁数だけシフトされた結果をシフトし、正規化された結果を生成する第2マルチプレクサとを含む、第1および第2のオペランドを受け取り、第1および第2のオペランドの和に論理的に同等な結果を生成する加算器と共に使用するための、結果正規化機構。
IPC (3件)：
G06F 5/01
, G06F 7/00
, G06F 7/50
