特許
J-GLOBAL ID:200903035815887852
チャージポンプ回路およびこれを用いたPLL回路
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2004-057356
公開番号(公開出願番号):特開2005-252438
出願日: 2004年03月02日
公開日(公表日): 2005年09月15日
要約:
【課題】回路規模を増大することなく、低位相雑音で位相誤差の少ない高精度なクロック信号の出力を図るチャージポンプ回路およびこれを用いたPLL回路を実現する。【解決手段】基準電流を導通する基準トランジスタに対して、カレントミラー回路を構成する第1および第2のトランジスタと、第1のトランジスタに接続される一対のトランジスタからなり、第1の信号の正信号と反転信号との差動によりスイッチ動作し、第1の出力電流を出力する第1のスイッチ回路と、第2のトランジスタに接続される一対のトランジスタからなり、第2の信号の正信号と反転信号との差動によりスイッチ動作し、第2の出力電流を出力する第2のスイッチ回路とを設け、前述のトランジスタ全ては、npn型のバイポーラトランジスタまたはnチャネル型のMOS-FETである。【選択図】図2
請求項(抜粋):
基準電流を導通する基準トランジスタに対して、カレントミラー回路を構成する第1および第2のトランジスタと、
前記第1のトランジスタに接続される一対のトランジスタからなり、第1の信号の正信号と反転信号との差動によりスイッチ動作し、第1の出力電流を出力する第1のスイッチ回路と、
前記第2のトランジスタに接続される一対のトランジスタからなり、第2の信号の正信号と反転信号との差動によりスイッチ動作し、第2の出力電流を出力する第2のスイッチ回路と
を設け、前記基準トランジスタ、前記第1のトランジスタ、前記第2のトランジスタ、前記第1のスイッチ回路の一対のトランジスタおよび前記第2のスイッチ回路の一対のトランジスタは、npn型のバイポーラトランジスタまたはnチャネル型のMOS-FETであることを特徴とするチャージポンプ回路。
IPC (1件):
FI (1件):
Fターム (13件):
5J106AA04
, 5J106BB03
, 5J106BB05
, 5J106BB10
, 5J106CC02
, 5J106CC24
, 5J106CC41
, 5J106DD17
, 5J106DD32
, 5J106JJ08
, 5J106KK02
, 5J106KK05
, 5J106KK22
引用特許:
出願人引用 (2件)
-
PLL回路
公報種別:公開公報
出願番号:特願2002-148974
出願人:横河電機株式会社
-
PLL回路及びデータ読み出し回路
公報種別:公開公報
出願番号:特願平11-324576
出願人:日本電気株式会社
審査官引用 (4件)