特許

J-GLOBAL ID：200903036206048212

入力保護回路

発明者： 辻 信昭 ,  野呂 正夫 ,  前野 輝光 ,  平出 誠治
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願2000-317557
公開番号（公開出願番号）：特開2002-124580
出願日： 2000年10月18日
公開日（公表日）： 2002年04月26日
要約：

【要約】【課題】 高いESD(静電放電)耐圧を有し、±の広いレベル範囲の信号を入力可能な入力保護回路を提供する。【解決手段】 入力端子INと基準電位点(接地点)との間にラテラルPNP型トランジスタPBとラテラルNPN型トランジスタNBとを直列に接続する。トランジスタPBではP+型不純物ドープ領域14とN型低濃度ウエル領域12とでダイオードD1を形成し、トランジスタNBではN型低濃度ウエル領域22とP型低濃度ウエル領域20及びP型低濃度基板10とでダイオードD3を形成する。+2000[V]のESD入力時にはトランジスタNBがオンし、-2000[V]のESD入力時にはトランジスタPBがオンする。入力可能な+信号のレベルは、ダイオードD3の逆耐圧(例えば18〜50[V])により制限され、入力可能な-信号のレベルは、ダイオードD1の逆耐圧(例えば13〜15[V])により制限される。

請求項（抜粋）：

被保護回路に入力信号を供給する入力端子と、第1導電型を有する半導体基板と、前記第1導電型とは反対の第2導電型を有し、前記半導体基板とPN接合をなすように前記半導体基板の一主面に形成された第1のウエル領域と、各々前記第1導電型を有し、前記第1のウエル領域の一部をベースとする第1のラテラルバイポーラトランジスタを構成するように前記第1のウエル領域内に形成された第1及び第2の不純物ドープ領域と、前記第1導電型を有し、前記半導体基板の一主面に形成された第2のウエル領域と、各々前記第2導電型を有し、前記第2のウエル領域の一部をベースとする第2のラテラルバイポーラトランジスタを構成するように前記第2のウエル領域内に形成された第3及び第4のウエル領域であって、いずれも底部が前記第2のウエル領域又は前記半導体基板とPN接合をなしているものとを備え、前記入力端子を前記第1の不純物ドープ領域に接続すると共に前記第2の不純物ドープ領域と前記第1のラテラルバイポーラトランジスタのベースとを前記第3のウエル領域に接続し、前記第4のウエル領域と前記第2のラテラルバイポーラトランジスタのベースとを基準電位点に接続した入力保護回路。

IPC (5件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/06

FI (3件)：

H01L 27/08 321 H ,  H01L 27/04 H ,  H01L 27/06 101 P

Fターム (41件)：

5F038AR06 ,  5F038BH02 ,  5F038BH04 ,  5F038BH05 ,  5F038BH06 ,  5F038BH13 ,  5F038CA05 ,  5F038EZ20 ,  5F048AA02 ,  5F048AB06 ,  5F048AC07 ,  5F048AC10 ,  5F048CA01 ,  5F048CA02 ,  5F048CA05 ,  5F048CC01 ,  5F048CC04 ,  5F048CC06 ,  5F048CC10 ,  5F048CC15 ,  5F048CC19 ,  5F082AA33 ,  5F082BA02 ,  5F082BA22 ,  5F082BA32 ,  5F082BC03 ,  5F082BC04 ,  5F082BC11 ,  5F082BC16 ,  5F082BC18 ,  5F082FA16 ,  5F082HA45 ,  5F082HA46 ,  5F082HA52 ,  5F082HA54 ,  5F082HA55 ,  5F082HA56 ,  5F082HB17 ,  5F082HB24 ,  5F082HB62 ,  5F082HB66

引用特許：

審査官引用 (6件)

• 入力保護回路
  公報種別：公開公報   出願番号：特願平8-202974   出願人：ヤマハ株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平7-005996   出願人：富士通株式会社
• 特開平1-205560
  
• 特開平3-177061
  
• 特開平4-005862
  
• 特開昭61-263255