特許
J-GLOBAL ID：200903036246551065

半導体基板上に半導体装置を形成する方法および半導体装置

発明者：
クリシュナ・ケイ・パラット

クリシュナ・ケイ・パラット について

, 
グレン・エヌ・ワダ

グレン・エヌ・ワダ について

, 
グレゴリー・イー・アトウッド

グレゴリー・イー・アトウッド について

, 
ダニエル・エヌ・タン

ダニエル・エヌ・タン について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-275512
公開番号（公開出願番号）：特開平7-169866
出願日： 1994年10月17日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 ゲート間隔を小さくして、しかも短絡を生じないようにする。【構成】 半導体装置のゲートスタックをエッチング停止層で包み込んで接点詰物により生じる不慮の拡散接点-ゲート短絡のリスクなく下層の拡散領域へ接続する接点詰物を形成する。【効果】 その結果、ゲートスタックを互いに近づけてパターニングすることができ、それによりセルサイズを削減し、セル密度を増大することができる。
請求項（抜粋）：
(a) ゲートからなるスタックを半導体基板上に形成し、(b) 第1の絶縁層を前記ゲートの露出部分上に形成し、(c) 前記スタックの周りにエッチング停止層を形成し、(d) 前記半導体基板上と前記スタックの周りに第2の絶縁層を形成し、(e) 前記スタックと隣接した前記半導体基板上の領域で第2の絶縁層に開口部を形成し、(f) 前記開口部を導電材で充填するステップからなる前記半導体基板上に半導体装置を形成する方法。
IPC (6件)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78
FI (3件)：
H01L 29/78 371 ,  H01L 21/90 D ,  H01L 29/78 301 G
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM