電界効果トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：原謙三
公報種別：公開公報
出願番号（国際出願番号）：特願平7-087189
公開番号（公開出願番号）：特開平8-288308
出願日： 1995年04月12日
公開日（公表日）： 1996年11月01日
要約：

【要約】【構成】高速動作の可能なGaAsショットキー電界効果を用いたLDD構造の自己整合型FETにおいて、ゲート電極23a形成時のGaAs基板21へのダメージを少なくするために、該ゲート電極23aを薄膜とし、代わってSiO2 膜24を、サイドウォール26aの幅L11が充分な太さに形成され短チャネル効果を抑制することができるように、充分な厚さとする。前記サイドウォール26aは、SiO2 膜24よりもウエットエッチングによる速度が1/10以下と充分小さく、したがってエッチング後、引出配線28aを低抵抗に接合することができる。【効果】ゲート電極23aと引出配線28aとの接合にあたって、ゲート電極23aの表面に、ドライエッチングでは酸素などの不純物が導入されて高抵抗となってしまうのに対して、そのような不具合を防止することができる。

請求項（抜粋）：

基板上に能動層を形成し、前記能動層上に、所望とする膜厚の第1の絶縁膜をマスクとして薄膜のゲート電極を形成し、前記ゲート電極および第1の絶縁膜の膜厚に対応して、該第1の絶縁膜が露出する厚さとなるように、該第1の絶縁膜よりもエッチング速度が小さい材料によって第2の絶縁膜を形成し、前記第1および第2の絶縁膜を自己整合マスクとして、前記能動層へイオン注入を行い、前記第1の絶縁膜をウエットエッチングによって除去し、前記ウエットエッチングによって第2の絶縁膜に形成された開口に、前記ゲート電極に接続される引出配線を形成し、前記能動層上で前記ゲート電極を挟んで、ソース電極およびドレイン電極を形成することを特徴とする電界トランジスタの製造方法。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 21/28 301

FI (3件)：

H01L 29/80 B , H01L 21/28 301 R , H01L 29/80 M

引用特許：

審査官引用 (5件)

特開平2-116138
特開昭61-120475
特開昭64-089467

全件表示

前のページに戻る