特許

J-GLOBAL ID：200903036282070073

半導体記憶装置

発明者： 吉田 雅子 ,  大脇 幸人 ,  長谷川 武裕 ,  落井 清文 ,  小泉 正幸
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-047550
公開番号（公開出願番号）：特開平8-222706
出願日： 1995年03月07日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 少ない工程数でより大きな信号量を実現し、またノイズマージンを増大させることにより、簡単なプロセスでより信頼性の高いDRAMを提供すること。【構成】 DRAMにおいて、複数のダイナミック型メモリセルを直列接続して構成されたNAND型メモリセルユニットがマトリックス配置され、かつビット線BLとワード線WLの各交点に対応する位置にそれぞれメモリセルCが配置されたメモリセルアレイと、このメモリセルアレイ内に配置される2本のビット線BL,/BLをペアにしてビット線対とし、各ビット線対毎に設けられた折り返しビット線方式のセンスアンプS/Aとを具備してなり、各々のビット線対で同一ワード線につながる2つのメモリセルに相補的なデータを書き込み、2セルで1ビットのデータを記憶させることを特徴とする。

請求項（抜粋）：

折り返しビット線方式のビット線レイアウトで、かつビット線とワード線の各交点にそれぞれダイナミック型メモリセルが配置されたメモリセルアレイと、このメモリセルアレイ内に隣接又は複数本おきに配置される2本のビット線をペアにしてビット線対とし、各ビット線対毎に設けられたセンスアンプとを具備してなり、各々のビット線対で同一ワード線につながる2つのメモリセルに相補的なデータを書き込み、2セルで1ビットのデータを記憶させることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

引用特許：

出願人引用 (4件)

• 特開平3-036762
  
• ダイナミック型半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-049584   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-002251   出願人：株式会社東芝
• 特開昭60-239993
  

審査官引用 (4件)

• ダイナミック型半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-049584   出願人：株式会社東芝
• 特開昭60-239993
  
• 特開平3-036762
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-002251   出願人：株式会社東芝