特許
J-GLOBAL ID:200903036339040338
液晶表示装置
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人高橋・林アンドパートナーズ
公報種別:公開公報
出願番号(国際出願番号):特願2009-014103
公開番号(公開出願番号):特開2009-181126
出願日: 2009年01月26日
公開日(公表日): 2009年08月13日
要約:
【課題】側面視認性を高めつつ、輝度減少を防止できる液晶表示装置が提供される。【解決手段】液晶表示装置は、平行に配列されて順次にゲート電圧を伝達する第1および第2ゲート線と、第1および第2ゲート線と交差してデータ電圧を伝達するデータ線と、一つの画素内に位置して第1電荷分配キャパシタを介して互いに接続する第1および第2サブ画素電極を含む画素電極と、第1ゲート線、データ線、および第1サブ画素電極に接続する第1スイッチング素子と、第2電荷分配キャパシタを介して第1サブ画素電極と接続する第2スイッチング素子と、第2ゲート線および第2サブ画素電極に接続して、第2電荷分配キャパシタを介して第1サブ画素電極に接続する第3スイッチング素子と、を含む。【選択図】図2
請求項(抜粋):
平行に配列されて順次にゲート電圧を伝達する第1および第2ゲート線と、
前記第1および第2ゲート線と交差してデータ電圧を伝達するデータ線と、
一つの画素内に位置して第1電荷分配キャパシタを介して互いに接続する第1および第2サブ画素電極を含む画素電極と、
前記第1ゲート線、前記データ線、および前記第1サブ画素電極に接続する第1スイッチング素子と、
第2電荷分配キャパシタを介して前記第1サブ画素電極と接続する第2スイッチング素子と、
前記第2ゲート線および前記第2サブ画素電極に接続し、前記第2電荷分配キャパシタを介して前記第1サブ画素電極に接続する第3スイッチング素子と、
を含む液晶表示装置。
IPC (4件):
G09G 3/36
, G09G 3/20
, G02F 1/136
, G02F 1/133
FI (7件):
G09G3/36
, G09G3/20 641C
, G09G3/20 642C
, G09G3/20 642D
, G02F1/1368
, G02F1/133 550
, G09G3/20 624B
Fターム (29件):
2H092JA24
, 2H092JB42
, 2H092JB69
, 2H092NA01
, 2H092PA06
, 2H092QA09
, 2H093NA16
, 2H093NA53
, 2H093NC09
, 2H093NC11
, 2H093NC34
, 2H093NC35
, 2H093ND13
, 2H093NF09
, 2H193ZA04
, 2H193ZD23
, 2H193ZQ08
, 5C006AA16
, 5C006BB16
, 5C006BC06
, 5C006FA55
, 5C080AA10
, 5C080BB05
, 5C080DD03
, 5C080EE29
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ05
引用特許:
出願人引用 (5件)
全件表示
審査官引用 (4件)