特許
J-GLOBAL ID：200903036393094710
スプリットゲート型フラッシュメモリセルおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-181231
公開番号（公開出願番号）：特開平11-026616
出願日： 1997年07月07日
公開日（公表日）： 1999年01月29日
要約：
【要約】【課題】 本発明は、制御ゲート部のしきい値電圧変動やデータの過剰消去等を生ずることなく、浮遊ゲート電極から制御ゲート電極への蓄積電子流出を抑制することで、データ書き込み特性や、データ保持特性を向上することを目的とする。【解決手段】 半導体基板1の素子領域上に浮遊ゲート用絶縁膜4と、ポリシリコン膜3で形成された浮遊ゲート電極と、浮遊ゲート電極上に設けられた層間絶縁膜(4、5、6)と、浮遊ゲート電極の側面を覆う側壁シリコン酸化膜13と、この層間絶縁膜と側壁シリコン酸化膜によって浮遊ゲート電極から絶縁された制御ゲート電極15が設けられたスプリットゲート型フラッシュメモリセルにおいて、浮遊ゲート電極上面のポリシリコンの少なくとも側面近傍部分は、側面に向かって次第に厚くなる酸化膜12によって置き換えられていることを特徴とする。
請求項（抜粋）：
半導体基板の素子領域上に浮遊ゲート用絶縁膜と、ポリシリコン膜で形成された浮遊ゲート電極と、浮遊ゲート電極上に設けられた層間絶縁膜と、浮遊ゲート電極の側面を覆う側壁シリコン酸化膜と、この層間絶縁膜と側壁シリコン酸化膜によって浮遊ゲート電極から絶縁された制御ゲート電極が設けられたスプリットゲート型フラッシュメモリセルにおいて、浮遊ゲート電極上面のポリシリコンの少なくとも側面近傍部分は、側面に向かって次第に厚くなる酸化膜によって置き換えられていることを特徴とするスプリットゲート型フラッシュメモリセル。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
