特許
J-GLOBAL ID：200903036567645479

半導体装置の製造方法及び半導体装置及び半導体製造装置

発明者：
三橋 理一郎

三橋 理一郎 について

, 
堀内 淳

堀内 淳 について

, 
鳥居 和功

鳥居 和功 について


出願人/特許権者：
株式会社半導体先端テクノロジーズ

株式会社半導体先端テクノロジーズ について


代理人 (2件)： 溝井 章司 ,  竹内 三明
公報種別：公開公報
出願番号（国際出願番号）：特願2003-088496
公開番号（公開出願番号）：特開2004-296876
出願日： 2003年03月27日
公開日（公表日）： 2004年10月21日
要約：
【課題】高誘電率ゲート絶縁膜を使用したMOSトランジスタのゲート絶縁膜と基板の界面層が後工程処理によって増加することを抑制するとともに、極薄膜である下地膜の膜特性を改善する。【解決手段】ゲート絶縁膜を有する半導体装置の製造方法において、半導体基板1001上に下地膜1004を形成する下地膜形成工程と、下地膜1004を形成した半導体基板を非酸化性のガス雰囲気中で、圧力を制御して加熱する加熱工程と、上記加熱した下地膜1004の上に高誘電率ゲート絶縁膜1005を形成するゲート絶縁膜形成工程とを備える。【選択図】 図3
請求項（抜粋）：
半導体基板上に下地膜を形成する下地膜形成工程と、 上記半導体基板上に形成した下地膜を非酸化性のガス雰囲気中で加熱する加熱工程と、 上記加熱した下地膜の上にゲート絶縁膜を形成するゲート絶縁膜形成工程と を備える半導体装置の製造方法。
IPC (4件)：
H01L29/78 ,  H01L21/318 ,  H01L21/822 ,  H01L27/04
FI (3件)：
H01L29/78 301G ,  H01L21/318 C ,  H01L27/04 C
Fターム (41件)：
5F038AC05 ,  5F038AC15 ,  5F038AV06 ,  5F038EZ14 ,  5F038EZ17 ,  5F038EZ20 ,  5F058BA06 ,  5F058BC11 ,  5F058BF55 ,  5F058BH04 ,  5F058BJ04 ,  5F140AA00 ,  5F140AA24 ,  5F140AC39 ,  5F140BA01 ,  5F140BA05 ,  5F140BD01 ,  5F140BD09 ,  5F140BD11 ,  5F140BD13 ,  5F140BD15 ,  5F140BE03 ,  5F140BE06 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF04 ,  5F140BG08 ,  5F140BG12 ,  5F140BG32 ,  5F140BG38 ,  5F140BH14 ,  5F140BK02 ,  5F140CB01 ,  5F140CB04 ,  5F140CB08
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM