特許
J-GLOBAL ID:200903036656377275

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平8-189424
公開番号(公開出願番号):特開平10-041482
出願日: 1996年07月18日
公開日(公表日): 1998年02月13日
要約:
【要約】【課題】256MDRAM以降の高集積度のDRAMを、その信頼性を損なうことなく安定して実現する半導体装置及びその製造方法を提供する。【解決手段】少なくとも金属または金属シリサイドを一層含む導電層パターンの側壁部に形成されたシリコン窒化膜以外の絶縁膜からなる第1の絶縁膜と、前記導電層パターンの上部と導電層パターンの側壁部に形成された第1の絶縁膜を覆うように形成されたシリコン窒化膜からなる第2の絶縁膜とを有することを特徴とする半導体装置またはその製造方法。また、前記第1の絶縁膜は、導電層パターンの側壁部と上部を覆うように形成されたことを特徴とする半導体装置またはその製造方法。
請求項(抜粋):
少なくとも金属または金属シリサイドを一層含む導電層パターンと、前記導電層パターンの側壁部に形成されたシリコン窒化膜以外の絶縁膜からなる第1の絶縁膜と、前記導電層パターンの上部と導電層パターンの側壁部に形成された第1の絶縁膜を覆うように形成されたシリコン窒化膜からなる第2の絶縁膜とを有することを特徴とする半導体装置。
IPC (4件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/285 301 ,  H01L 21/768
FI (4件):
H01L 27/10 681 F ,  H01L 21/285 301 R ,  H01L 21/90 C ,  H01L 27/10 621 C
引用特許:
審査官引用 (3件)

前のページに戻る