特許
J-GLOBAL ID：200903036662366617

半導体装置の実装構造

発明者：
草間 敬

草間 敬 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-169772
公開番号（公開出願番号）：特開平11-017307
出願日： 1997年06月26日
公開日（公表日）： 1999年01月22日
要約：
【要約】【課題】 PGA型あるいはBGA型の半導体装置をプリント基板に実装する際に、多数の接続端子を接続パッドにろう付けするため、実装作業が困難であるとともに、隣接する接続端子間での短絡が生じ易い。【解決手段】 半導体装置1にガイドピン8と導電バンプ7を設け、プリント基板11にはガイドピン8を案内するガイドホール13と導電バンプ7に接触される接続パッド14を凹設する。半導体装置1をプリント基板11に実装する際には、ガイドピン8をガイドホール13にろう付けすれば、導電バンプ7が接続パッド14に接触して電気接続が行われる。多数の接続端子をろう付けする必要がなくなり、実装作業が容易であるとともに、隣接する接続パッドでのろう材の溶融による短絡が生じることはない。また、半導体装置を取り外す場合には、ガイドピンのろう付けを取り外すだけでよく、容易に取り外すことができる。
請求項（抜粋）：
底面に接続端子が配列された半導体装置と、前記半導体装置を実装するプリント基板とで構成され、前記半導体装置には前記プリント基板に対する位置決めを行うためのガイドピンが設けられ、前記プリント基板には前記ガイドピンを案内するためのガイドホールと、前記接続端子に接触されて電気接続される接続パッドとが設けられていることを特徴とする半導体装置の実装構造。
IPC (2件)：
H05K 1/18 ,  H01L 23/12
FI (2件)：
H05K 1/18 J ,  H01L 23/12 L
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM