特許

J-GLOBAL ID：200903036745670482

半導体装置の製造方法及び半導体装置の製造装置

発明者： 田久 真也 ,  佐藤 二尚
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-029555
公開番号（公開出願番号）：特開2004-282037
出願日： 2004年02月05日
公開日（公表日）： 2004年10月07日
要約：

【課題】チップの抗折強度の低下を抑制でき、組み立て工程や信頼性試験などで半導体チップが割れるのを防止できる半導体装置の製造方法を提供することを目的としている。【解決手段】半導体ウェーハ21中に半導体素子を形成し、この半導体ウェーハをダイシングライン24に沿ってダイシングする。その後、半導体ウェーハのダイシング領域26にレーザー光線28を照射し、ダイシングによって形成された切削条痕を溶融または気化することを特徴としている。半導体ウェーハを分割するためのダイシング工程の後に、半導体チップ25-1,25-2,25-3,...の上辺及び側面に対してレーザー光線を照射することによって、切断面を溶融または気化して切削条痕による歪みやチッピングを除去するので、半導体チップの抗折強度を強くできる。【選択図】 図2

請求項（抜粋）：

半導体ウェーハ中に半導体素子を形成する工程と、 前記半導体ウェーハをダイシングラインに沿ってハーフカット・ダイシングして溝を形成する工程と、 前記半導体ウェーハのダイシング領域にレーザー光線を照射し、ダイシングによって形成された切削条痕を溶融または気化する工程と、 前記半導体ウェーハにおける前記半導体素子の形成面に粘着テープを貼り付ける工程と、 前記半導体素子の形成面の裏面を、少なくとも前記溝に達する深さまで研削する工程と を具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L21/301 ,  H01L21/304

FI (3件)：

H01L21/78 Q ,  H01L21/304 631 ,  H01L21/78 B

引用特許：

出願人引用 (2件)

• 特開昭61-112345号公報
  
• 半導体装置の製造方法及び製造装置
  公報種別：公開公報   出願番号：特願平11-327116   出願人：富士通株式会社

審査官引用 (4件)

• 特開昭56-062334
  
• ウェ-ハの分割方法及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2000-025469   出願人：株式会社東芝
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-014771   出願人：シャープ株式会社
• 特開昭56-062334