特許
J-GLOBAL ID:200903036847798203
擬似多ポートメモリ装置
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願平11-040600
公開番号(公開出願番号):特開2000-242554
出願日: 1999年02月18日
公開日(公表日): 2000年09月08日
要約:
【要約】【課題】 大容量のメモリを1個または2個用いて、複数のデータを関連のないアドレスから読み出せる擬似多ポートメモリ装置を提供する。【解決手段】 それぞれ所定の段数を有するシフトレジスタ37〜40を並列に配置し、CKごとにメモリ32から読み出された画素群35,36,33,34をそれぞれ対応するシフトレジスタ39,40,37,38に順に格納するとともに、CKに応じて各シフトレジスタでシフト動作して所望の画素16〜19を並列して同時にPEアレイに出力する。
請求項(抜粋):
複数のデータからなるデータ群を連続アドレスに一度に書き込み、そのデータ群を関連のないアドレスから同時に読み出せる多ポートメモリ装置において、データ群を構成する複数のデータを一度に読み書きできるだけの入出力ビット幅を有する1つの1ポートメモリと、この1ポートメモリに対して並列配置されたそれぞれ所定シフト段数を有する複数のシフトレジスタからなり、1ポートメモリから順次読み出された対応するデータ群を各シフトレジスタで順に保持するとともに、各データ群を構成する複数のデータを1データずつ各シフトレジスタから順次シフト出力することにより、各シフトレジスタから所望のデータを並列して同時に出力するシフトレジスタ群とを備えることを特徴とする擬似多ポートメモリ装置。
IPC (6件):
G06F 12/04 510
, G06F 12/06 521
, G06F 15/16 610
, G06F 15/167
, G06T 1/60
, H04N 7/32
FI (6件):
G06F 12/04 510 E
, G06F 12/06 521 F
, G06F 15/16 610 G
, G06F 15/167 F
, G06F 15/64 450 E
, H04N 7/137 Z
Fターム (18件):
5B045AA01
, 5B045BB32
, 5B045BB33
, 5B045DD01
, 5B045GG12
, 5B047AA30
, 5B047AB10
, 5B047EA02
, 5B047EA06
, 5B047EA09
, 5B060GA01
, 5B060GA11
, 5C059KK19
, 5C059NN03
, 5C059NN28
, 5C059NN29
, 5C059UA36
, 5C059UA37
引用特許: