特許
J-GLOBAL ID：200903036929167520
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-343351
公開番号（公開出願番号）：特開平10-189898
出願日： 1996年12月24日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 キャパシタとトランジスタとの電気的接続が良好になされる半導体装置とその製造方法とを提供する。【解決手段】 キャパシタの下部電極となるストレージノード7aが、第1ポリシリコン膜7cに形成された開口部13内を被覆する第2ポリシリコン膜7dを介して、コンタクトホール6に埋め込まれたポリシリコン柱状導電体7bに電気的に接続されている。さらにそのポリシリコン膜柱状導電体は、MOSトランジスタTのソース・ドレイン領域4aにコンタクト6aにて電気的に接続されている。
請求項（抜粋）：
半導体基板の主表面に形成された導電層、前記導電層を含む前記半導体基板の主表面上に形成された絶縁膜、前記導電層の表面を露出するように前記絶縁膜に設けられたコンタクトホール内に、該コンタクトホールの上端を越えないように導電体を埋込んで形成された柱状導電体部、前記コンタクトホールの上方を含む前記絶縁膜上の所定の領域に形成されるとともに、少なくとも前記柱状導電体部の上端表面を露出する開口部を有する第1導電体部と、前記開口部内において該開口部の側面、前記絶縁膜の表面、前記柱状導電体部の上端表面に形成され、かつ、前記第1導電体部の上面に形成された、前記柱状導電体部と前記第1導電体部とを電気的に接続する第2導電体部とを含む下部電極、および、前記第2導電体部の表面上に誘電体膜を介在させて形成された第3導電体部を含む上部電極を備えた、半導体装置。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 B
, H01L 27/04 C
