特許

J-GLOBAL ID：200903037042903996

半導体記憶装置

発明者： 新開 英司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 宮越 典明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-129598
公開番号（公開出願番号）：特開平8-306198
出願日： 1995年04月28日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】 ワ-ド線の電位を電源電圧以上に昇圧する手段を備えたスタチック型RAMの半導体記憶装置において、テストモ-ドでデ-タ保持試験を実施することにより、デ-タ保持時間が短縮できる上記半導体記憶装置を提供すること。【構成】 内部テスト信号により、メモリセルのワ-ド線の電位を、通常の動作モ-ドの期間には電源電圧以上に昇圧し、テストモ-ドの期間には電源電圧と等しくする。外部テスト信号の入力レベルの制御により内部テスト信号を発生し、内部テスト信号とワ-ド線ブ-スト回路制御信号とノア論理をとっている。

請求項（抜粋）：

高抵抗の抵抗素子とnチャンネルMOSFETからなるインバ-タが互いに対をなして構成されるフリップフロップ回路をメモリセルとして用い、該メモリセルのワ-ド線の電位を電源電圧以上に昇圧する方式を備えた半導体記憶装置において、内部テスト信号が、第1のレベルの時は、選択状態のワ-ド線の電位は電源電圧以上に昇圧し、通常の動作を行い、第2のレベルの時は、選択状態のワ-ド線の電位は電源電圧と等しくし、テストモ-ドで動作することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 303 ,  G11C 11/413

FI (2件)：

G11C 29/00 303 A ,  G11C 11/34 341 D

引用特許：

審査官引用 (3件)

• SRAMのポーズ試験方法
  公報種別：公開公報   出願番号：特願平4-058707   出願人：富士通株式会社
• 半導体メモリ
  公報種別：公開公報   出願番号：特願平3-212548   出願人：日本電気株式会社
• 特開平2-299034