フォトレジストのパターン間の寸法を小さくする方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：萩原誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-245175
公開番号（公開出願番号）：特開2003-158072
出願日： 2002年08月26日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】フォトレジスト層上のパターンを隔てる間隔を小さくする方法を提供する。【解決手段】基板を形成するステップと、前記基板上にポリシリコン層を被着させるステップと、前記ポリシリコン層上にフォトレジスト層を被着させるステップと、前記フォトレジスト層をパターン形成するステップと、前記パターン形成したフォトレジスト層上に共形かつ非感光性の無機材料層を被着させるステップと、前記無機材料層および半導体材料層に異方性エッチングを施すステップとを含むことを特徴とする半導体製造方法である。

請求項（抜粋）：

半導体製造方法であって、半導体基板上に半導体材料層を被着させるステップと、前記半導体材料層上にフォトレジスト層を準備するステップと、前記フォトレジスト層をパターン形成するステップと、前記パターン形成されたフォトレジスト層上に非感光性の無機材料層を被着させるステップと、前記無機材料層および前記半導体材料層に異方性エッチングを施すステップと、前記パターン形成されたフォトレジスト層を除去するステップとを含むことを特徴とする半導体製造方法。

IPC (4件)：

H01L 21/027 , G03F 7/40 511 , H01L 21/3065 , H01L 21/312

FI (4件)：

G03F 7/40 511 , H01L 21/312 A , H01L 21/30 570 , H01L 21/302 105 A

Fターム (18件)：

2H096AA25 , 2H096CA05 , 2H096HA23 , 2H096HA30 , 2H096JA04 , 2H096LA01 , 5F004AA04 , 5F004DB02 , 5F004EA03 , 5F004EA12 , 5F004EA22 , 5F046LA18 , 5F058AA03 , 5F058AA10 , 5F058AC06 , 5F058AF01 , 5F058AH04 , 5F058AH07

引用特許：

審査官引用 (4件)

微細パターンの形成方法
公報種別：公開公報出願番号：特願平4-011242 出願人：富士通株式会社
特開昭62-259445
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-350314 出願人：日本電気株式会社

全件表示

前のページに戻る