特許
J-GLOBAL ID:200903037151069980
半導体装置の作製方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2003-022051
公開番号(公開出願番号):特開2003-273124
出願日: 1999年09月17日
公開日(公表日): 2003年09月26日
要約:
【要約】【課題】 各種回路に配置されるTFTの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。【解決手段】 TFTのLDD領域622、623をドレイン領域に近づくにつれて徐々に導電型制御用の不純物元素の濃度が高くなるような濃度勾配を持たせる。このような不純物元素の濃度勾配を有するLDD領域を形成するために、本発明ではテーパー部を有するゲート電極607とテーパー部を有するゲート絶縁膜605とを設け、イオン化した導電型制御用の不純物元素を、ゲート絶縁膜605を通過させて半導体層に添加する方法を用いる。
請求項(抜粋):
基板上に半導体層を形成する第1の工程と、前記半導体層を選択的にエッチングして複数の島状半導体層を形成する第2の工程と、前記島状半導体層に接してゲート絶縁膜を形成する第3の工程と、前記ゲート絶縁膜上に導電層を形成する第4の工程と、前記導電層を選択的にエッチングして、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜を形成する第5の工程と、を有することを特徴とする半導体装置の作製方法。
IPC (3件):
H01L 21/336
, H01L 29/786
, G02F 1/1368
FI (5件):
G02F 1/1368
, H01L 29/78 616 A
, H01L 29/78 617 K
, H01L 29/78 617 S
, H01L 29/78 612 B
Fターム (82件):
2H092GA59
, 2H092JA25
, 2H092JA35
, 2H092JA36
, 2H092JA38
, 2H092JB13
, 2H092JB23
, 2H092JB38
, 2H092JB51
, 2H092JB58
, 2H092JB63
, 2H092JB69
, 2H092MA07
, 2H092MA12
, 2H092MA28
, 2H092MA35
, 2H092MA37
, 5F110AA16
, 5F110BB02
, 5F110BB04
, 5F110CC02
, 5F110DD01
, 5F110DD02
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD17
, 5F110EE01
, 5F110EE04
, 5F110EE05
, 5F110EE09
, 5F110EE14
, 5F110EE23
, 5F110EE28
, 5F110EE44
, 5F110EE45
, 5F110FF02
, 5F110FF04
, 5F110FF12
, 5F110FF28
, 5F110FF30
, 5F110FF36
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG32
, 5F110GG34
, 5F110GG43
, 5F110GG45
, 5F110GG51
, 5F110GG52
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL07
, 5F110HL11
, 5F110HL22
, 5F110HL23
, 5F110HM15
, 5F110NN03
, 5F110NN22
, 5F110NN23
, 5F110NN24
, 5F110NN27
, 5F110NN35
, 5F110NN36
, 5F110NN72
, 5F110NN73
, 5F110PP02
, 5F110PP03
, 5F110PP06
, 5F110PP34
, 5F110PP35
, 5F110QQ04
, 5F110QQ11
, 5F110QQ24
, 5F110QQ25
, 5F110QQ28
引用特許:
前のページに戻る