特許

J-GLOBAL ID：200903037184346830

半導体集積回路装置

発明者： 山形 整人 ,  山崎 彰 ,  冨嶋 茂樹 ,  行成 良夫 ,  畠中 真 ,  宮西 篤史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-095778
公開番号（公開出願番号）：特開平11-195766
出願日： 1998年04月08日
公開日（公表日）： 1999年07月21日
要約：

【要約】【課題】 チップ占有面積を増加させることなく高速かつ安定に動作するマルチバンクメモリを含む半導体集積回路装置を提供する。【解決手段】 矩形形状のDRAMマクロ(3)の4分割領域にサブバンク(4a〜4d)を配置し、これらのサブバンクの間の所定領域(10)にバンク制御回路(7a,7b)を配置しかつ内部リード/ライトデータバス(5a,5b)を,このバンク制御回路が配設される領域と異なる領域に配置する。バンク制御回路と内部リード/ライトデータバスに交差部が存在せず、バンク制御回路を効率的に配置しそのレイアウト面積を低減する。

請求項（抜粋）：

矩形領域内に配置されかつ択一的にデータアクセスが行なわれる複数のバンク、前記複数のバンクが配置される領域の間の所定領域内に設けられ、前記複数のバンクの少なくともデータアクセスを制御するためのバンク制御手段、前記バンク制御手段が配置される領域と別の領域に配置され、各前記バンクに結合されてデータの授受を行なうための内部アクセスデータ伝達バスを備える、半導体集積回路装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/409 ,  G11C 11/401

FI (4件)：

H01L 27/10 681 E ,  G11C 11/34 354 R ,  G11C 11/34 362 H ,  G11C 11/34 371 K

引用特許：

審査官引用 (4件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平8-051330   出願人：株式会社日立製作所
• 同期型半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-230250   出願人：三菱電機株式会社
• 特許第2647023号
  
• 特許第2647023号