特許
J-GLOBAL ID：200903037217796080

パタ-ン発生器、パタ-ン発生方法及び試験装置

発明者：
中村 重男

中村 重男 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


代理人 (1件)： 龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010565
公開番号（公開出願番号）：特開2000-206210
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 試験パターンを格納するパターンメモリに必要な容量を抑える。【解決手段】 試験パターンを格納するパターンメモリ32と、パターンメモリ32から読み出された試験パターンを格納するメモリバンク40〜43と、ベクトル命令を格納するベクトルメモリ12と、ベクトルメモリ12から読み出されたベクトル命令に基づいて、発生させるべき試験パターンのパターンメモリ32上のアドレスがジャンプするか否かを検出するアドレス展開部22と、ジャンプすると検出された場合に、更にジャンプするジャンプ先のアドレスを検出するジャンプ転送制御部31と、パターンメモリ32から、ジャンプ転送制御部31により検出されたアドレス以降の試験パターンを読み出してメモリバンク40〜43に転送する転送制御部34と、ベクトル命令に基づいて、メモリバンク40〜43から試験パターンを取り出して発生する転送制御部34等とを備える。
請求項（抜粋）：
電気部品の試験に用いる試験パターンを発生するパターン発生器であって、複数の前記試験パターンをアドレスに対応付けて格納するパターンメモリと、前記パターンメモリから読み出された前記試験パターンを格納する複数のメモリバンクと、前記試験パターンを発生させる順序を規定するベクトル命令を格納するベクトルメモリと、前記ベクトルメモリから読み出された前記ベクトル命令に基づいて、発生させるべき前記試験パターンの前記パターンメモリ上のアドレスがジャンプするか否かを検出するジャンプ検出部と、前記ジャンプ検出部によりジャンプすると検出された場合に、ジャンプ先のアドレスにジャンプした後においてアドレスが更にジャンプするジャンプ先のアドレスを検出するアドレス検出部と、前記パターンメモリから、前記アドレス検出部により検出された前記アドレス以降の前記試験パターンを読み出して前記メモリバンクに転送する転送制御部と、前記ベクトルメモリから読み出された前記ベクトル命令に基づいて、前記メモリバンクから前記試験パターンを取り出して発生する発生部とを備えたことを特徴とするパターン発生器。
IPC (3件)：
G01R 31/3183 ,  G01R 31/28 ,  G11C 29/00 657
FI (3件)：
G01R 31/28 Q ,  G11C 29/00 657 B ,  G01R 31/28 B
Fターム (17件)：
2G032AA00 ,  2G032AD07 ,  2G032AE07 ,  2G032AE08 ,  2G032AE10 ,  2G032AE12 ,  2G032AG02 ,  2G032AH01 ,  2G032AK14 ,  2G032AK15 ,  2G032AL00 ,  5L106DD22 ,  5L106DD23 ,  9A001BB03 ,  9A001HH34 ,  9A001KK54 ,  9A001LL05
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM