特許
J-GLOBAL ID：200903037258848175
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (2件)：
伊丹 勝
, 田村 和彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-214416
公開番号（公開出願番号）：特開2007-035124
出願日： 2005年07月25日
公開日（公表日）： 2007年02月08日
要約：
【課題】 安定した多値データ記憶と高速読み出しが可能な半導体記憶装置を提供する。 【解決手段】 半導体記憶装置は、それぞれ電気的書き換え可能な複数の不揮発性メモリセルが配列された、第1及び第2のセルアレイと、前記第1及び第2のセルアレイのデータを読み出すためのセンスアンプ回路とを有し、前記第1及び第2のセルアレイにはそれぞれ、4つのデータレベルL0,L1,L2及びL3(但しL0<L1<L2<L3)のいずれか一つが書き込まれる複数の情報セルと、前記データレベルを検出するための参照レベルLr(但しL0<Lr<L1)が書き込まれる少なくとも一つの参照セルが設定され、前記センスアンプ回路は、前記第1及び第2のセルアレイから同時に選択される情報セルと参照セルのセル電流差を検出してデータを読み出すように構成されている。 【選択図】 図7
請求項（抜粋）：
それぞれ電気的書き換え可能な複数の不揮発性メモリセルが配列された、第1及び第2のセルアレイと、
前記第1及び第2のセルアレイのデータを読み出すためのセンスアンプ回路とを有し、
前記第1及び第2のセルアレイにはそれぞれ、4つのデータレベルL0,L1,L2及びL3(但しL0<L1<L2<L3)のいずれか一つが書き込まれる複数の情報セルと、前記データレベルを検出するための参照レベルLr(但しL0<Lr<L1)が書き込まれる少なくとも一つの参照セルが設定され、
前記センスアンプ回路は、前記第1及び第2のセルアレイから同時に選択される情報セルと参照セルのセル電流差を検出してデータを読み出すように構成されている
ことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 16/02
, G11C 16/04
, G11C 16/06
G11C17/00 641
, G11C17/00 622E
, G11C17/00 634E
5B125BA02
, 5B125BA19
, 5B125CA01
, 5B125CA21
, 5B125DA03
, 5B125DA09
, 5B125DB08
, 5B125DC08
, 5B125EA05
, 5B125EB01
, 5B125EC06
, 5B125EE02
, 5B125EE05
, 5B125EJ08
, 5B125EJ09
, 5B125FA01
, 5B125FA02
, 5B125FA05
出願人引用 (2件)
-
不揮発性半導体記憶装置
公報種別：公開公報
出願番号：特願平11-266085
出願人：株式会社東芝
-
遊技機
公報種別：公開公報
出願番号：特願2001-310650
出願人：株式会社三共
審査官引用 (2件)
前のページに戻る
