特許
J-GLOBAL ID：200903037424944854

実装用半導体部品、実装構造及び実装方法

発明者：
西山 和夫

西山 和夫 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 逢坂 宏
公報種別：公開公報
出願番号（国際出願番号）：特願平10-271740
公開番号（公開出願番号）：特開2000-100986
出願日： 1998年09月25日
公開日（公表日）： 2000年04月07日
要約：
【要約】【課題】 高密度実装、多ピン化の傾向を考慮に入れて配線基板との接続強度を高め、端子間を通す配線ピッチと幅にも十分な余裕を与えた、実装用半導体部品、実装構造及び実装方法を提供する。【解決手段】 エリア端子7が基体6の外周側に配列されたエリア端子7aとその内側に配列されたエリア端子7b又は7cとからなり、前記外周側のエリア端子7aが、前記内側のエリア端子7b又は7cよりも大きなピッチ及び/又は径で配列されている、実装用半導体部品。半導体部品上のエリア端子11と同様の配列法で、配列した配線基板12のランド端子13と、半導体部品のエリア端子11とを、導電性接着剤14を介して接続した実装構造及びこの工程からなる実装方法。
請求項（抜粋）：
基体上にエリア端子を有する実装用半導体部品において、エリア端子が、前記基体の外周側に配列されたエリア端子とその内側に配列されたエリア端子とからなり、前記外周側のエリア端子が、前記内側のエリア端子よりも大きなピッチで配列されている、実装用半導体部品。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM